KR0135691B1 - 트랜지스터 및 그 제조방법 - Google Patents

트랜지스터 및 그 제조방법

Info

Publication number
KR0135691B1
KR0135691B1 KR1019940017550A KR19940017550A KR0135691B1 KR 0135691 B1 KR0135691 B1 KR 0135691B1 KR 1019940017550 A KR1019940017550 A KR 1019940017550A KR 19940017550 A KR19940017550 A KR 19940017550A KR 0135691 B1 KR0135691 B1 KR 0135691B1
Authority
KR
South Korea
Prior art keywords
conductor
source
gate electrode
insulating layer
forming
Prior art date
Application number
KR1019940017550A
Other languages
English (en)
Other versions
KR960006032A (ko
Inventor
박성욱
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940017550A priority Critical patent/KR0135691B1/ko
Priority to US08/504,172 priority patent/US5773310A/en
Priority to CN95107291A priority patent/CN1040267C/zh
Publication of KR960006032A publication Critical patent/KR960006032A/ko
Application granted granted Critical
Publication of KR0135691B1 publication Critical patent/KR0135691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 특히 트랜지스터의 소스/드레인 부위를 먼저 형성하고, 게이트전극을 형성한 후, 상기 소스/드레인에 콘택되고, 게이트전극과는 절연되는 소스/드레인 패드를 형성하는 기술로 고집적 반도체소자의 어려움인 감광막공정의 마스크 정렬여유도를 증가시킬 수 있으며, 트랜지스터 뿐만 아니라 디램 또는 에스램에도 광범위하게 적용할 수 있다.

Description

트랜지스터 및 그 제조방법
제1a도 내지 d도는 본 발명에 의해 반도체소자의 트랜지스터를 제조하는 단계를 도시한 단면도.
제2도는 본 발명에 의해 제조된 트랜지스터를 디램에 적용한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 소자분리절연막
3 : 제1절연막 4 : 전도체
5 : 게이트 산화막 6 : 게이트전극
7 : 제2절연막 8 : 제3절연막 스페이서
9 : 소스/드레인 패드 10 : 제4절연막
11 : 전도체 12 : 저장전극
13 : 유전체막 14 : 플레이트전극
15 : 제5절연막 16 : 비트라인
본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 특히 트랜지스터의 소스/드레인 부위를 먼저 형성하여 마스크 정렬여유도를 증대시킬 수 있는 트랜지스터 및 그 제조방법에 관한 것이다.
종래에는 모스펫 트랜지스터를 제조할때 게이트전극을 먼저 형성한 후 이온주입방법으로 소스/드레인을 형성하고, 이 지역에 콘택을 형성함으로써 콘택과 게이트전극간의 단락문제가 발생할 수 있으며, 이러한 문제를 해결하기 위해서는 고가의 장비를 이용하여 정믹한 마스크 정렬을 하거나, 콘택과 게이트전극간에 거리를 충분하게 넓게 하여야 한다.
그러나, 이러한 방법은 제조원가를 증가시키며 또한 고집적도를 저하시키는 요인이 된다.
따라서 상기한 문제점을 해결하기 위하여 본 발명은 트랜지스터의 소스/드레인 부위를 먼저 형성하고, 자기정렬방법으로 게이트전극을 형성하여 포토공정의 마스크 정렬여유도를 해결할 수 있는 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 트랜지스터 제조방법은 반도체기판에 제1절연막을 전면에 걸쳐 증착한 다음, 소스/드레인이 형성될 부위의 제1절연막을 식각하여 반도체기판이 노출되는 콘택홀을 형성하는 단계와, 이온주입기로 콘택부위에만 기판과 다른 도판트를 주입하여 소스/드레인 확산영역을 형성한 다음, 제1절연막이 제거된 지역에 전도체를 형성하는 단계와, 상기 제1절연막을 건식식각하여 상기 전도체 측벽에 제1절연막 스페이서를 형성하고, 노출된 반도체기판과 상기 전도체 상부에 게이트 산화막과 전도체 산화막을 형성하는 단계와, 전체적으로 게이트전극용 전도체와 제2절연막을 차례로 증착하고 게이트전극 마스크를 이용한 식각공정으로 일정부분을 식각하여 게이트전극과 제2절연막 패턴을 형성하는 단계와, 상기 게이트전극의 측벽에 제3절연막 스페이서를 형성하고, 상기 전도체의 상부의 전도체 산화막을 식각하여 전도체를 노출시키는 단계와, 상기 전도체와 접속되고, 상기 게이트전극과 절연되는 소스/드레인 패드를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 b도는 본 발명에 의한 자기정렬 공정방법으로 트랜지스터를 제조하는 단계를 도시한 단면도이다.
제1a도는 반도체기판(1)에 소자분리절연막(2)을 형성하고, 제1절연막(3)을 전면에 걸쳐 증착한 다음, 소스/드레인이 형성될 부위의 제1절연막(3)을 식각하여 반도체기판(1)이 노출되는 콘택홀을 형성하고, 이온주입기로 콘택부위에만 기판과 다른 도판트를 주입하여 소스/드레인 확산영역(1A)를 형성한 다음, 선택성장법에의해 콘택부위에 전도체(4)를 성장시킨 단면도이다. 참고로 상기 전도체(4)를 전체적으로 증착시킨 다음에 전면 식각으로 콘택부위에만 전도체(4)를 남길 수 있다.
제1b도는 상기 제1절연막(3)을 이방성 건식식각으로 식각하여 전도체(4) 측벽에 제1절연막 스페이서(3A)를 형성하고, 열산화법 또는 증착법으로 노출된 반도체기판(1) 상부에 게이트 산화막(5)을 형성한 단면도이다. 여기서 상기 게이트 산화막(5)을 형성할때 전도체(4)의 상부면에도 전도체 산화막(5A)이 형성된다.
제1c도는 전체적으로 게이트전극용 전도체와 제2절연막을 차례로 증착하고 게이트전극 마스크를 이용한 식각공정으로 일정부분을 식각하여 게이트전극(6)과 제2절연막 패턴(7)을 형성한 다음, 전체적으로 제3절연막을 증착하고, 이방성식각으로 제3절연막을 식각하여 게이트전극(6)의 측벽에 제3절연막 스페이서(8)를 형성하고, 노출되는 전도체 산화막(5A)을 식각한 다음, 이온주입기로 기판과 다른 도판트를 반도체기판(1)으로 확산시켜 확산영역(12)을 형성한 단면도이다.
참고로, 상기 게이트전극(6)을 형성한 다음, 노출되는 전도체 산화막(5A)을 식각한 다음, 제3절연막 스페이서(8)를 형성하여도 된다.
제1d도는 전체구조 상부에 전도체를 증착한 다음, 소스/드레인 패드 마스크를 이용한 식각공정으로 상기 전도체의 일정부분을 식각하여 상기 전도체(4)과 접속되고, 상기 소자분리절연막(2)과 상기 게이트전극96)과 일정부분 오버랩되는 소스/드레인 패드(9)를 형성하고, 전체적으로 평탄화용 제4절연막(10)을 형성한 후, 소스/드레인 콘택마스크를 이용한 식각공정으로 상기 평탄화용 제4절연막(10)을 식각하여 소스/드레인 패드(9)를 노출시키고, 소스/드레인 패드(9)에 콘택되는 전도체(11)를 형성한 단면도이다.
상기한 트랜지스터에 의하면 소스/드레인 패드(9)가 상기 소자분리절연막(2)가 상기 게이트전극(6)과 일정부분 오버랩되도록 형성함으로써 소스/드레인 콘택마스크를 이용한 식각공정으로 평탄화용 제4절연막(10)을 식각하여 소스/드레인 패드(9)가 노출되는 콘택홀을 형성할때 콘택마스크의 정렬여유도가 증가한다.
제2도는 본 발명의 다른 실시예로써 상기한 트랜지스터가 디램(DRAM)에 적용된 것이다. 즉, 제1도와 같은 방법으로 트랜지스터를 제조하되 두개의 트랜지스터가 대칭되는 구조로 트랜지스터를 배열하고, 좌측에 있는 상기 소스/드레인 패드(9)를 노출시킨 다음 캐패시터의 저장전극(12)을 콘택하고, 그 상부에 유전체막(13)과 플레이트전극(14)을 형성하고, 전체적으로 제5절연막(15)을 증착한 후, 우측에 있는 소스/드레인 패드(9)을 노출시켜서 비트라인(16)을 형성한 것이다.
상기한 본 발명에 의하면 고집적 반도체소자의 어려움인 감광막공정의 마스크 정렬여유도를 증가시킬 수 있으며, 트랜지스터 뿐만 아니라 디램 또는 에스램(SRAM)에도 광범위하게 적용할 수 있다.

Claims (10)

  1. 트랜지스터에 있어서, 반도체기판 상부에 일정간격 이격된 전도체가 각각 구비되고, 상기 전도체 하부의 반도체기판에 상기 전도체와 전기적으로 접속되는 소스/드레인 확산영역이 형성되고, 상기 전도체 사이의 반도체기판상에 게이트 산화막이 형성되고, 상기 전도체와는 절연되면서 일측 전도체의 일정부분에서 다른측 전도체의 일정부분까지 오버랩되는 게이트전극이 형성되어 모스펫구조의 트랜지스터를 이루는 것을 특징으로 하는 트랜지스터.
  2. 제1항에 있어서, 소스/드레인 패드가 상기 전도체에 접속되고, 상기 게이트전극과는 절연되면서 일정부분이 오버랩되도록 구비된 것을 특징으로 하는 트랜지스터.
  3. 제2항에 있어서, 상기 소스/드레인 패드에 소스/드레인 전극 또는 비트라인과 캐패시터의 저장전극이 접속되는 것을 특징으로 하는 트랜지스터.
  4. 트랜지스터 제조방법에 있어서, 반도체기판에 제1절연막을 전면에 걸쳐 증착한 다음, 소스/드레인이 형성될 부위의 제1절연막을 식각하여 반도체기판이 노출되는 콘택홀을 형성하는 단계와, 이온주입기로 콘택부위에만 기판과 다른 도판트를 주입하여 소스/드레인 확산영역을 형성한 다음, 제1절연막이 제거된 지역에 전도체를 형성하는 단계와, 상기 제1절연막을 건식식각하여 상기 전도체 측벽에 제1절연막 스페이서를 형성하고, 노출된 반도체기판과 상기 전도체 상부에 게이트 산화막과 전도체 산화막을 형성하는 단계와, 전체적으로 게이트전극용 전도체와 제2절연막을 차례로 증착하고 게이트전극 마스크를 이용한 식각공정으로 일정부분을 식각하여 게이트전극과 제2절연막 패턴을 형성하는 단계와, 상기 게이트전극의 측벽에 제3절연막 스페이서를 형성하고, 상기 전도체의 상부의 전도체 산화막을 식각하여 전도체를 노출시키는 단계와, 상기 전도체와 접속되고, 상기 게이트전극과 절연되는 소스/드레인 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
  5. 제4항에 있어서, 상기 게이트 산화막과 전도체 산화막은 열산화법 또는 증착법으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  6. 제4항에 있어서, 상기 제3절연막 스페이서를 형성한 다음, 이온주입기로 기판과 다른 도판트를 반도체기판으로 확산시켜 확산영역을 형성하는 것을 더 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
  7. 제4항에 있어서, 상기 제1절연막이 제거된 지역에 전도체를 형성할때 선택적성장법에 의해 전도체를 성장시키거나, 전체구조 상부에 전도체를 형성한 다음, 전면식각공정으로 식각하여 제1절연막이 제거된 지역에 전도체를 남기는 것을 특징으로 하는 트랜지스터 제조방법.
  8. 제4항에 있어서, 상기 게이트전극과 제2절연막 패턴을 형성한 다음, 노출된 전도체 산화막을 식각하고, 전체적으로 제3절연막을 증착하고, 제3절연막을 건식식각하여 제3절연막 스페이스를 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  9. 제4항에 있어서, 상기 소스/드레인 패드는 게이트전극의 일정부분까지 오버랩되도록 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  10. 제4항에 있어서, 상기 게이트전극 좌·우에 있는 소스/드레인 패드에 접속되는 도전체가 하나는 비트라인으로 또다른 하나는 캐패시터의 저장전극으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
KR1019940017550A 1994-07-20 1994-07-20 트랜지스터 및 그 제조방법 KR0135691B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940017550A KR0135691B1 (ko) 1994-07-20 1994-07-20 트랜지스터 및 그 제조방법
US08/504,172 US5773310A (en) 1994-07-20 1995-07-19 Method for fabricating a MOS transistor
CN95107291A CN1040267C (zh) 1994-07-20 1995-07-20 晶体管及制造该晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017550A KR0135691B1 (ko) 1994-07-20 1994-07-20 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960006032A KR960006032A (ko) 1996-02-23
KR0135691B1 true KR0135691B1 (ko) 1998-04-22

Family

ID=19388424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017550A KR0135691B1 (ko) 1994-07-20 1994-07-20 트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (1) US5773310A (ko)
KR (1) KR0135691B1 (ko)
CN (1) CN1040267C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173169A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 半導体装置及びその製造方法
US6291861B1 (en) * 1998-06-30 2001-09-18 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
US6083827A (en) * 1998-12-15 2000-07-04 United Microelectronics Corp. Method for fabricating local interconnect
KR100713327B1 (ko) * 2002-12-30 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
JPH0831602B2 (ja) * 1986-06-30 1996-03-27 沖電気工業株式会社 Ｍｉｓ型電界効果トランジスタの製造方法
US5141891A (en) * 1988-11-09 1992-08-25 Mitsubishi Denki Kabushiki Kaisha MIS-type semiconductor device of LDD structure and manufacturing method thereof
US4994404A (en) * 1989-08-28 1991-02-19 Motorola, Inc. Method for forming a lightly-doped drain (LDD) structure in a semiconductor device
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit

Also Published As

Publication number Publication date
CN1119348A (zh) 1996-03-27
US5773310A (en) 1998-06-30
KR960006032A (ko) 1996-02-23
CN1040267C (zh) 1998-10-14

Similar Documents

Publication Publication Date Title
KR930009016B1 (ko) 반도체장치의 배선접촉구조 및 그 제조방법
KR0135067B1 (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR0135691B1 (ko) 트랜지스터 및 그 제조방법
KR100291823B1 (ko) 반도체소자의제조방법
KR100273679B1 (ko) 매몰절연층을갖는반도체기판및그제조방법
KR930006144B1 (ko) 반도체 장치 및 방법
JPH0319362A (ja) 半導体メモリ及びその製造方法
KR100263673B1 (ko) 반도체 소자의 콘택 형성 방법
KR100265370B1 (ko) 디램제조방법
KR19990005921A (ko) 반도체 메모리 장치 및 그 제조 방법
KR100250098B1 (ko) 아이솔레이션영역 및 그형성방법
KR100713904B1 (ko) 반도체소자의 제조방법
KR100268806B1 (ko) 반도체소자및그제조방법
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
KR960011471B1 (ko) 반도체 기억장치 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR100268796B1 (ko) 반도체소자 제조방법
KR100195837B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100200309B1 (ko) 반도체 소자의 제조방법
KR0161726B1 (ko) 반도체 소자 제조방법
KR100220300B1 (ko) 반도체 소자의 접속장치
KR930009476B1 (ko) 반도체장치의 자기정렬 콘택 제조방법
KR920010194B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100344827B1 (ko) 반도체 메모리 소자 제조방법
KR910007117B1 (ko) 반도체장치 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee