JPH10173169A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10173169A
JPH10173169A JP8335709A JP33570996A JPH10173169A JP H10173169 A JPH10173169 A JP H10173169A JP 8335709 A JP8335709 A JP 8335709A JP 33570996 A JP33570996 A JP 33570996A JP H10173169 A JPH10173169 A JP H10173169A
Authority
JP
Japan
Prior art keywords
film
oxide film
metal oxide
conductive metal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8335709A
Other languages
English (en)
Inventor
Kazuaki Nakajima
一明 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8335709A priority Critical patent/JPH10173169A/ja
Priority to US08/988,554 priority patent/US6214724B1/en
Publication of JPH10173169A publication Critical patent/JPH10173169A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ゲート電極とゲート絶縁膜との界面の信頼性
や制御性を向上させ、ゲート電極を精度よく加工するこ
とを可能とする。 【解決手段】 半導体基板21上のゲート絶縁膜22上
に導電性金属酸化物膜23を形成する工程と、この導電
性金属酸化物膜23上に金属膜24を形成する工程と、
この金属膜24を導電性金属酸化物膜23に対して選択
的にエッチングして導電性金属酸化物膜24を露出させ
る工程と、この露出した導電性金属酸化物膜23をゲー
ト絶縁膜22に対して選択的にエッチングする工程とに
より、MOSトランジスタのゲート電極を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法、特にゲート電極やゲート配線に係る半導体装
置及びその製造方法に関する。
【0002】
【従来の技術】近年、半導体デバイスの高集積化及ぴ高
速化に対する要求が高まりつつある。これらの要求を実
現するために、素子間及び素子寸法の縮小化、微細化が
進められる一方、内部配線材料の低抵抗化などが検討さ
れている。とりわけ、RC遅延が顕著に現れるワード線
では、低抵抗化が大きな課題となっている。
【0003】そこで、最近ではワード線の低抵抗化を図
るため、多結晶シリコン膜と金属シリサイド膜との2層
構造からなるポリサイドゲートが広く採用されている。
高融点金属シリサイド膜は、多結晶シリコン膜に比べ抵
抗が約1桁低いので、低抵抗配線の材料として有望であ
る。シリサイドとしては、夕ングステンシリサイド(W
Six )が最も広く使われている。
【0004】しかしながら、0.25μm以下の微細な
配線に対応するためには、さらに配線の低抵抗化を図っ
て遅延時問を短縮することが求められている。ポリサイ
ド構造を用いてシート抵抗1Ω/□以下の低い抵抗を有
するゲート電極を実現するためには、シリサイド層の膜
厚を厚くしなければならないので、ゲート電極パターン
の加工や電極上の層間絶縁膜の形成が難しくなる。
【0005】したがって、ゲート電極のアスペクト比を
大きくすることなく、低いシート抵抗を達成することが
要求されている。そのためには、金属シリサイドよりも
比抵抗値の低い金属を直接ゲート酸化膜上に形成するメ
タルゲート電極の開発が必須である。
【0006】メタルゲート電極を実現するためには、仕
事関数や電極/ゲート絶縁膜界面の信頼性といった新た
な問題をクリアしなければならない。特に電極材料とし
ては、その電極材料の酸化物がゲート絶縁膜よりも安定
となる金属であってはならない。例えば、アルミニウム
の酸化物であるアルミナ(Al23 )はシリコン酸化
膜よりも安定な物質であるため、アルミニウムとシリコ
ン酸化膜を接触させた場合、界面においてシリコン酸化
膜は還元され、アルミナが形成される。よって、アルミ
ニウムのような金属を電極材料に選ぶと、ゲート酸化膜
が還元反応により消費されてしまう。
【0007】したがって、ゲート電極材料としては、そ
のゲート電極材料の酸化物よりもゲート絶縁膜材料の方
が安定となる金属を選択することが必要である。しかし
ながら、このような条件を満たす金属材料であっても、
ゲート絶縁膜が還元された報告例があり、このような条
件が必ずしも適切であるとはいえない(IEEE.Tr
ans.Electron Devices,ED−3
1,1174(1984))。
【0008】上記事項に関し、その具体例を図5を参照
して説明する。まず、単結晶のシリコン基板71上に、
熱酸化により薄いシリコン酸化膜72(膜厚4nm)を
形成した。このシリコン酸化膜72上に、Moをターゲ
ットとし、Arをスパッタリングガスとして用い、スパ
ッタリング法によってモリブデン膜73(膜厚100n
m)を堆積した。この後、1000℃程度の加熱処理を
行った。
【0009】この試料の断面を透過電子顕微鏡にて観察
した結果、シリコン酸化膜72が部分的に還元され、薄
膜化していることが判った。モリブデンがその酸化物
(MoO2 )を生成する時のギブスの自由エネルギーの
低下分は、シリコンがその酸化物を生成するときのギブ
スの自由エネルギーの低下分より高い。したがって、熱
力学的にはシリコン酸化物がモリブデンによって還元さ
れることはない。しかし、成膜時にシリコン酸化膜中に
金属が侵入する等して、局所的に還元反応が起きる場合
があり、ゲート酸化膜の信頼性を著しく低下させる原因
となる。
【0010】以上ように、メタルゲート電極を採用しよ
うとした場合、従来の多結晶シリコン膜を電極材料に用
いた場合と異なり、金属膜/ゲート絶縁膜界面を制御す
ることが困難となる。
【0011】また、メタルゲート電極を用いた場合に
は、製造方法の点からも新たな問題が起きる。特にゲー
ト電極の寸法はトランジスタの動作特性に大きく影響す
るため、より高度な加工技術が要求される。
【0012】しかしながら、従来の多結晶シリコンの場
合と異なり、金属膜をゲート絶縁膜に対し高選択比でエ
ッチングすることは困難である。例えば、夕ングステン
膜をゲート電極に用いた場合、シリコン酸化膜との選択
比は2〜10程度と低いため、夕ングステン膜の加工時
に下層にあるゲート酸化膜をエッチングしてしまい、最
悪の場合にはこれを突き抜け、基板まで掘ってしまう。
これでは、0.15μm世代に対応する微細なパターン
形成は不可能である。
【0013】上記事項に関し、その具体例を図6を参照
して説明する。まず、図6(a)に示すように、単結晶
のシリコン基板81上に、熱酸化により薄いシリコン酸
化膜82(膜厚4nm)を形成した。このシリコン酸化
膜82上にWをターゲットとし、Arをスパッタリング
ガスとして用い、スパッタリング法によってタングステ
ン膜83(膜厚100nm)を堆積した。さらに、この
タングステン膜83上に、例えばCVD法によりシリコ
ン窒化膜84を200nm堆積した。その後、スピンコ
ート法により約1μmの膜厚でフォトレジストを塗布
し、これを露光・現像処理して0.15μm幅のレジス
トパターン85を形成した。
【0014】つぎに、図6(b)に示すように、レジス
トパターン85をエッチングマスクとし、CHF3 /C
4 ガスをエッチングガスとして用い、シリコン窒化膜
84をエッチングした。その後、残存したレジストパタ
ーン85を酸素プラズマアッシングを用いて除去し、シ
リコン窒化膜84からなるマスクパターンを得た。
【0015】つぎに、図6(c)に示すように、シリコ
ン窒化膜84をエッチングマスクとし、SF6 /Cl2
混合ガスをエッチングガスとして、タングステン膜83
をエッチングした。エッチング条件は、高周波印加電力
1.OW/cm2 、ガス圧力10mTorr、流量Cl
2 /O2 =100/5SCCMとし、下部電極温度を8
0℃に保持した。このとき、タングステン膜83は、1
00nm/minでエッチングされるのに対し、シリコ
ン酸化膜82は20nm/min未満の速度でエッチン
グされる。したがって、このときのエッチングの選択比
は5程度であり、シリコン基板81までエッチングされ
てしまう。
【0016】このように、下層に位置する膜に対するエ
ッチングの選択比が小さいことは、下地基板に段差があ
る場合に特に問題を生じる。図7は、このように下地基
板に段差がある場合を示したものである。
【0017】段差を有する基板91上に薄い酸化膜92
及びタングステン膜93を堆積した場合、段差部におけ
るタングステン膜93の膜厚は実膜厚よりも厚くなる。
このような形状を有する膜を異方性エッチングする場
合、異方性エッチングは被処理膜の面に対して垂直に進
行するので、段差部においてタングステン膜93のエッ
チング残りがないようにするためには、段差部の膜厚に
対応した時間だけさらにエッチングを行う必要がある。
すなわち、被処理膜の実膜厚をエッチングする時間に加
えて、さらに余分にエッチングを行う、いわゆるオーバ
ーエッチングを行う必要がある。このようなオーバーエ
ッチングは、デバイス段差やエッチング速度のバラツキ
を考慮して、エッチング残りを無くすために必要であ
り、これによって半導体装置の信頼性を向上させること
になる。
【0018】しかしながら、オーバーエッチングは被処
理膜の下地をエッチングすることに他ならないため、下
地が被処理膜に対し選択性の低い材料である場合には、
被処理膜のオーバーエッチング時に下地が大幅に削られ
てしまうことになる。例えば50%のオーバーエッチン
グ(タングステン膜93の膜厚で50nmに相当)を行
った場合、エッチングの選択比を5とすると、シリコン
酸化膜92は10nmエッチングされる計算になる。し
たがって、タングステン膜93の加工段階でゲート酸化
膜92は全てエッチングされ、基板91まで到達してし
まう。
【0019】このようなことを防ぐため、金属膜と絶縁
膜との間に窒化チタン膜といったバリアメタルを挿入し
た例もあるが、バリアメタルを用いても絶縁膜に対する
選択比を大きくすることは困難である。
【0020】以上のように、メタルゲート電極を採用し
ようとした場合、従来の多結晶シリコン膜を電極材料に
用いた場合と異なり、金属膜をゲート絶縁膜に対し高選
択比でエッチングすることは困難である。
【0021】
【発明が解決しようとする課題】以上述べたように、ゲ
ート電極に金属膜を採用しようとした場合、従来の多結
晶シリコン膜をゲート電極に用いた場合と異なり、金属
膜/ゲート絶縁膜界面における信頼性や制御性を確保す
ることが困難であり、また、金属膜をゲート絶縁膜に対
し高選択比でエッチングすることが難しく、ゲート電極
を精度よく加工することが困難になる。
【0022】また、通常ゲート電極を構成する膜を用い
てゲート配線が構成されるが、ゲート配線に金属膜を用
いた場合、この金属膜と下地絶縁膜との間で十分な密着
性を確保することが困難になる。
【0023】本発明の第1の目的は、ゲート電極とゲー
ト絶縁膜との界面の信頼性や制御性を向上させることが
可能な半導体装置を提供することにある。本発明の第2
の目的は、ゲート電極とゲート絶縁膜との界面の信頼性
や制御性を向上させるとともに、ゲート電極を精度よく
加工することが可能な半導体装置の製造方法を提供する
ことにある。
【0024】本発明の第3の目的は、ゲート電極やゲー
ト配線の下地絶縁膜との密着性を向上させ、しかもゲー
ト電極やゲート配線の低抵抗化が可能な半導体装置を提
供することにある。
【0025】
【課題を解決するための手段】本発明における半導体装
置は、ゲート電極を導電性金属酸化物膜又は導電性金属
酸化物膜及びこの上の金属膜からなる積層膜で構成した
ことを特徴とする。また、本発明における半導体装置
は、ゲート電極及びゲート電極どおしを接続するゲート
配線を導電性金属酸化物膜又は導電性金属酸化物膜及び
この上の金属膜からなる積層膜で構成したことを特徴と
する。
【0026】また、本発明における半導体装置は、半導
体基板上に形成されたゲート絶縁膜と、このゲート絶縁
膜(一般的にはシリコン酸化膜)上に形成され導電性金
属酸化物膜又は導電性金属酸化物膜及びこの上の金属膜
からなる積層膜で構成されたゲート電極と、前記半導体
基板の前記ゲート電極の両端に対応した領域に形成され
たソース・ドレインとからなるMOSトランジスタを有
することを特徴とする。
【0027】前記半導体装置によれば、導電性金属酸化
物膜には酸素が高濃度で含まれているため、還元反応に
伴う酸素の移動が導電性金属酸化物膜とゲート絶縁膜と
の界面で生じ難くなる。したがって、ゲート電極とゲー
ト絶縁膜との界面の信頼性や制御性を向上させることが
可能となる。また、下地絶縁膜上には密着性のよい導電
性金属酸化物膜が形成されるので、下地絶縁膜上に直接
金属膜を形成してゲート電極やゲート配線を構成した場
合に比べ、ゲート電極やゲート配線の下地絶縁膜との密
着性を向上させることが可能となる。さらに、ゲート電
極やゲート配線を前記積層膜で構成した場合には、通常
金属膜の導電率は導電性金属酸化物膜の導電率よりも高
いため、ゲート電極やゲート配線の低抵抗化をはかるこ
とができる。
【0028】また、本発明における半導体装置は、マト
リクス状に配列された複数のMOSトランジスタと、こ
れら複数のMOSトランジスタの各ソースに接続された
複数のキャパシタと、行方向に配列された前記複数のM
OSトランジスタのゲート電極どおしを接続する複数の
ワード線と、列方向に配列された前記複数のMOSトラ
ンジスタのドレインどおしを接続する複数のビット線と
を有し、前記ゲート電極と同一の構成膜を用いて構成さ
れ複数の前記MOSトランジスタのゲート電極どおしを
共通に接続するゲート配線と、複数のコンタクトを介し
て前記ゲート配線に接続された上部配線とにより前記ワ
ード線が構成され、互いに隣り合った前記コンタクト間
に少なくとも2個以上の前記MOSトランジスタが設け
られた半導体装置において、前記ゲート電極及び前記ゲ
ート配線が導電性金属酸化物膜又は導電性金属酸化物膜
及びこの上の金属膜からなる積層膜で構成されているこ
とを特徴とする。
【0029】前記半導体装置によれば、ゲート配線の低
抵抗化をはかることができるため、ゲート配線での遅延
時間を低減することが可能となる。したがって、互いに
隣り合ったコンタクト間を結ぶゲート配線を長くでき
る、言い換えると互いに隣り合ったコンタクト間に配置
されるMOSトランジスタの数を多くすることができる
ため、1行当たりのコンタクトの総数を低減することが
でき、高集積化を達成することができる。
【0030】また、本発明における半導体装置の製造方
法は、半導体基板上のゲート絶縁膜(一般的にはシリコ
ン酸化膜)上に導電性金属酸化物膜又は導電性金属酸化
物膜及びこの上の金属膜からなる積層膜を用いたゲート
構成膜を形成する工程と、このゲート構成膜をエッチン
グする工程とにより、MOSトランジスタのゲート電極
を形成することを特徴とする。
【0031】また、本発明における半導体装置の製造方
法は、半導体基板上のゲート絶縁膜(一般的にはシリコ
ン酸化膜)上に導電性金属酸化物膜を形成する工程と、
この導電性金属酸化物膜上に金属膜を形成する工程と、
この金属膜を前記導電性金属酸化物膜に対して選択的に
エッチングして前記導電性金属酸化物膜を露出させる工
程と、この露出した前記導電性金属酸化物膜を前記ゲー
ト絶縁膜に対して選択的にエッチングする工程とによ
り、MOSトランジスタのゲート電極を形成することを
特徴とする。
【0032】前記導電性金属酸化物膜を前記ゲート絶縁
膜に対して選択的にエッチングする工程には、酸素を含
むガスを用いることが好ましい。前記製造方法によれ
ば、ゲート電極を導電性金属酸化物膜又は導電性金属酸
化物膜及びこの上の金属膜からなる積層膜で構成したの
で、ゲート絶縁膜上には導電性金属酸化物膜が形成され
ることになる。導電性金属酸化物膜には酸素が高濃度で
含まれているため、還元反応に伴う酸素の移動が導電性
金属酸化物膜とゲート絶縁膜との界面で生じ難くなり、
ゲート電極とゲート絶縁膜との界面の信頼性や制御性を
向上させることが可能となる。
【0033】また、前記製造方法によれば、ゲート電極
を精度よく加工することが可能となる。すなわち、導電
性金属酸化物の多くは、金属過酸化物(例えばRuO
4 )の蒸気圧が高いために、酸素をエッチングガスとし
て用いることができ、ゲート絶縁膜に対し高選択比でエ
ッチングすることが可能である。また、ゲート電極に前
記積層膜を用いた場合、導電性金属酸化物(例えばRu
2 )は、金属膜のエッチングに用いられるFやClと
いったハロゲンと反応しにくいため、金属膜を導電性金
属酸化物膜に対して高選択比でエッチングすることが可
能である。したがって、導電性金属酸化物膜や金属膜を
下層側の膜に対して高選択比でエッチングを行うことが
でき、ゲート電極を精度よく加工することが可能とな
る。
【0034】導電性金属酸化物膜をゲート絶縁膜に対し
て選択的にエッチングするための酸素を含むガスとして
は、O2 、一酸化窒素(NO)、亜酸化窒素(NO
2 )、オゾン(O3 )、一酸化炭素(CO)、二酸化炭
素(CO2 )等を用いることができる。また、これら酸
素を含むガスの混合ガスを使用してもよい。さらに、こ
れら酸素を含むガスに微量のハロゲン原子を含むガスを
補助的に添加しても良い。この補助的な役割をする添加
ガスとしては、塩素(Cl2 )、六フッ化硫黄(SF
6 )、フロン(CF4 )、四塩化炭素(CCl4 )等の
ガスが挙げられ、これらの混合ガスを使用することも可
能である。
【0035】なお、前記半導体装置及び半導体装置の製
造方法において、導電性金属酸化物膜には、モリブデン
(Mo)、タングステン(W)、テクネチウム(T
c)、レニウム(Re)、ルテニウム(Ru)、オスミ
ウム(Os)、ロジウム(Rh)、イリジウム(I
r)、パラジウム(Pd)、白金(Pt)、インジウム
(In)若しくは錫(Sn)のいずれかの金属の酸化物
膜又はこれらの金属の合金の酸化物膜を用いることがで
きる。
【0036】
【発明の実施の形態】以下、図面を参照して、本発明の
各実施形態について説明する。まず、本発明の第1実施
形態について、図1を参照して説明する。本実施形態
は、本発明をゲート電極に採用した場合の例を示したも
のである。
【0037】図1(A)は、導電性金属酸化物膜をゲー
ト電極に採用する場合の例を示したものである。まず、
単結晶のシリコン基板11上に、熱酸化により薄いシリ
コン酸化膜12(膜厚4nm)を形成した。続いて、I
rをターゲットとし、ArとO2 をスパッタリングガス
として用い、反応性スパッタリング法によって酸化イリ
ジウム膜13(膜厚10nm)を堆積した。
【0038】この試料の断面を透過電子顕微鏡にて観察
した結果、シリコン酸化膜に変化は見られず、本構造が
極めて安定な構造であることが判った。これは、イリジ
ウム酸化物のように導電性金属酸化物の場合、導電性金
属酸化物膜自体に酸素が高濃度に含れているため、絶縁
膜と接触させても還元反応に伴う酸素の移動が金属酸化
物/絶縁膜界面では起きにくいためである。
【0039】図1(B)は、導電性金属酸化物膜及びこ
の上の低抵抗金属膜からなる積層膜をゲート電極に採用
する場合の例を示したものである。図1(A)と同様
に、単結晶のシリコン基板11上に、熱酸化によりゲー
ト絶縁膜となる薄いシリコン酸化膜12(膜厚4nm)
を形成し、Irをターゲットとし、ArとO2 をスパッ
タリングガスとして用い、反応性スパッタリング法によ
って酸化イリジウム膜13(膜厚10nm)を堆積し
た。続いて、この酸化イリジウム膜13上に、Moをタ
ーゲットとし、Arをスパッタリングガスとして用い、
スパッタリング法によってモリブデン膜14(膜厚10
0nm)を堆積した。
【0040】このように、酸化イリジウム膜等の導電性
金属酸化物膜上にモリブデン膜等の導電性金属酸化物膜
よりも導電率の高い高融点金属膜を積層することによ
り、図1(A)のように導電性金属酸化物膜のみでゲー
ト電極を構成した場合に比べて、ゲート電極の抵抗を低
減することができる。したがって、ゲート酸化膜を劣化
させることなく、低抵抗のゲート電極を実現することが
できる。
【0041】つぎに、本発明の第2実施形態について、
図2を参照して説明する。本実施形態は、本発明をゲー
ト電極に採用した場合のゲート電極パターンの作成工程
を示したものである。
【0042】まず、図2(a)に示すように、単結晶の
シリコン基板21上に、熱酸化によりゲート絶縁膜とな
る薄いシリコン酸化膜22(膜厚4nm)を形成した。
続いて、このシリコン酸化膜22上に、Ruをターゲッ
トとし、ArとO2 をスパッタリングガスとして用い、
反応性スパッタリング法によって酸化ルテニウム膜23
(膜厚10nm)を堆積した。引き続き、Wをターゲッ
トとし、Arをスパッタリングガスとして用い、スパッ
タリング法によってタングステン膜24(膜厚100n
m)を堆積した。さらに、このタングステン膜24上
に、CVD法によりシリコン窒化膜25を200nm堆
積した。その後、このシリコン窒化膜25上に、スピン
コート法により約1μmの膜厚でフオトレジストを塗布
し、これを露光・現像処理して0.15μm幅のレジス
トパターン26を形成した。
【0043】つぎに、図2(b)に示すように、レジス
トパターン26をエッチングマスクとし、CHF3 /C
4 混合ガスをエッチングガスとして用い、シリコン窒
化膜25をエッチングした。その後、残存したレジスト
パターン26を酸素プラズマアッシングを用いて除去す
ることにより、シリコン窒化膜25からなるマスクパタ
ーンを得た。
【0044】次に、図2(c)に示すように、シリコン
窒化膜25をエッチングマスクとして用い、SF6 /C
2 混合ガスをエッチングガスとして、タングステン膜
24をエッチングした。エッチング条件は、高周波印加
電力1.0W/cm2 、ガス圧力10mTorr、流量
SF6 /Cl2 =20/30SCCMとし、下部電極温
度を40℃に保持した。このとき、タングステン膜24
は200nm/minでエッチングされるのに対し、酸
化ルテニウム膜23は1nm/min未満の速度でエッ
チングされるため、このときのエッチングの選択比は1
00以上である。よって、タングステン膜24のエッチ
ング時に下層にある酸化ルテニウム膜23はほとんどエ
ッチングされずに残る。
【0045】つぎに、図2(d)に示すように、シリコ
ン窒化膜25およびタングステン膜24をエッチングマ
スクとして用い、O2 /Cl2 混合ガスをエッチングガ
スとして、酸化ルテニウム膜23をエッチングした。エ
ッチング条件は、高周波印加電力1.OW/cm2 、ガ
ス圧力40mTorr、流量O2 /Cl2 =90/10
SCCMとし、下部電極温度を60℃に保持した。この
とき、酸化ルテニウム膜23は100nm/minでエ
ッチングされるのに対し、シリコン酸化膜22は1nm
/min未満の速度でエッチングされるため、このとき
の選択比は100以上である。よって、酸化ルテニウム
膜23のエッチング時に下層にあるシリコン酸化膜22
はほとんどエッチングされない。
【0046】以上のように、酸化ルテニウム膜等の導電
性金属酸化物膜及びタングステン膜等の高融点金属膜か
らなる積層構造をゲート電極に採用した場合、各層をエ
ッチングする際に、被エッチング材料膜とその下層にあ
る材料膜との間に高いエッチング選択比が得られる。し
たがって、本積層構造は、ゲート酸化膜の薄膜化に対し
ても十分に適用可能である。
【0047】なお、本実施形態では、導電性金属酸化物
膜のエッチングガスにO2 /Cl2混合ガスを用いた
が、あくまで導電性金属酸化物膜のエッチャントとして
酸素原子を含むガスを使用することが重要である。Cl
2 ガスは蒸気圧の高い金属過酸化物を形成する際の補助
的な役割を果たすものであり、微量に添加すればよい。
したがって、酸素を含むガス単体でも導電性金属酸化物
膜のエッチングは可能である。
【0048】酸素原子を含むガスとしては、O2 以外
に、一酸化窒素(NO)、亜酸化窒素(NO2 )、オゾ
ン(O3 )、一酸化炭素(CO)、二酸化炭素(CO
2 )等を用いることが可能である。また、これら酸素原
子を含むガスの混合ガスを使用しても良い。
【0049】補助的な役割をする添加ガスとしては、塩
素(Cl2 )の他に、六フッ化硫黄(SF6 )、フロン
(CF4 )、四塩化炭素(CCl4 )等のハロゲン原子
を含むガスが挙げられ、これらの混合ガスとして用いる
ことも可能である。
【0050】つぎに、本発明の第3実施形態について、
図3を参照して説明する。本実施形態は、本発明をMO
Sトランジスタに採用した場合の製造工程を示したもの
である。
【0051】まず、図3(a)に示すように、単結晶の
シリコン基板31上に、素子分離領域32及ぴゲート酸
化膜33(膜厚4nm)を形成した。続いて、反応性ス
パッタリング法によって、酸化ルテニウム膜又は酸化オ
スミウム膜からなる導電性金属酸化物膜34(膜厚5n
m)を堆積した。引き続き、この導電性金属酸化物膜3
4上に、スパッタリング法によってタングステン膜35
(膜厚100nm)を堆積した。この後、タングステン
膜35上に、CVD法によりシリコン窒化膜36(膜厚
200nm)を堆積した。続いて、このシリコン窒化膜
36上にフォトレジスト(膜厚1μm)をスピンコート
法により塗布し、このフォトレジストをフォトマスクを
通して露光した後、現像を行い、0.15μm幅のレジ
ストパターン37を形成した。
【0052】つぎに、図3(b)に示すように、ドライ
エッチング装置を用いて、レジストパターン37をマス
クとしてシリコン窒化膜36をエッチングした。残存し
たレジストパターン37は、O2 アッシングにより剥離
した。続いて、シリコン窒化膜36をエッチングマスク
として用い、タングステン膜35を異方性エッチングし
た。このとき、図2に示した第2実施形態と同様に、タ
ングステン膜35を導電性金属酸化物膜34に対して高
選択比でエッチングする。続いて、シリコン窒化膜36
及びタングステン膜35をエッチングマスクとして用
い、導電性金属酸化物膜34を異方性エッチングした。
このとき、図2に示した第2実施形態と同様に、導電性
金属酸化物膜34をシリコン酸化膜33に対して高選択
比でエッチングする。
【0053】つぎに、図3(c)に示すように、イオン
注入等により浅い不純物拡散層38を形成した。続い
て、シリコン窒化膜を用いてゲート電極の側壁絶縁膜3
9を形成した。
【0054】つぎに、図3(d)に示すように、イオン
注入等により深い不純物拡散層40を形成した。続い
て、ソース/ドレイン部分のゲート酸化膜を希釈したフ
ッ酸水溶液にて除去した後、スパッタリング法によって
チタン膜(膜厚20nm)を堆積した。続いて、例えば
900℃で20秒間、窒素雰囲気中で加熱処理を行い、
MOS型トランジスタのソース・ドレイン部分にシリサ
イド層41を形成した。この後、素子分離領域32上、
シリコン窒化膜36上及び側壁絶縁膜39上の未反応チ
タンを、硫酸と過酸化水素水系の薬液によって取り除い
た。
【0055】このように、導電性金属酸化物膜及び高融
点金属膜からなる積層構造をゲート電極に採用すること
により、ゲート酸化膜とゲート電極との界面で還元反応
に伴う酸素の移動が生じにくいため、ゲート電極とゲー
ト絶縁膜との界面の信頼性や制御性を向上させることが
可能となる。また、各層をエッチングする際に、被エッ
チング材料膜とその下層にある材料膜との間に高いエッ
チング選択比が得られるので、ゲート酸化膜の薄膜化に
対しても十分に適用可能となる。
【0056】つぎに、本発明の第4実施形態について、
図4を参照して説明する。本実施形態は、本発明をDR
AMに適用した場合の構成例を示したものである。すで
に説明した各実施形態では、MOSトランジスタのゲー
ト電極を導電性金属酸化物膜又は導電性金属酸化物膜及
びこの上の金属膜からなる積層膜で構成した場合につい
て説明し、ゲート電極どおしを接続するゲート配線につ
いては特に説明しなかった。そこで、本実施形態では、
ゲート配線にも同様の構造を適用した場合の例について
説明している。
【0057】図4(A)はDRAMの構成を示した等価
回路図、図4(B)はDRAMの平面的構成を模式的に
示した図、図4(C)はDRAMの断面的構成を模式的
に示した図である。
【0058】51はマトリクス状に配列したMOSトラ
ンジスタ、52は各MOSトランジスタのソースに接続
された記憶用のキャパシタ、53はワード線、54はビ
ット線である。
【0059】ワード線53は、MOSトランジスタ51
のゲート電極どおしを共通に接続するゲート配線53a
と、複数のコンタクト55を介してゲート配線53aに
接続された上部配線53b(例えばアルミニウムを用い
て構成される)とによって構成されている。そして、互
いに隣り合ったコンタクト55間には、少なくとも2個
以上のMOSトランジスタ55が配置されている。
【0060】MOSトランジスタ51のゲート電極及び
ゲート電極どおしを接続するゲート配線53aは、導電
性金属酸化物膜53a2及びこの上の金属膜53a1からな
る積層膜で構成されている。この積層構造の構成材料や
形成方法等は、すでに説明した各実施形態と基本的には
同様である。
【0061】56はMOSトランジスタ51のソース・
ドレイン、57はMOSトランジスタ51のドレインと
ビット線54とを接続するコンタクト、58はゲート絶
縁膜、59は素子分離領域、60は層間絶縁膜である。
【0062】ワード線53をゲート配線53a及び上部
配線53bとの2層構成とするのは、ワード線53の抵
抗値を低減してワード線各部における遅延時間を低減す
るためである。本実施形態のように、ゲート配線53a
を導電性金属酸化物膜53a2及びこの上の金属膜53a1
からなる積層構造で構成することにより、ゲート配線5
3aの低抵抗化をはかることができるため、ゲート配線
53aでの遅延時間を低減することが可能となる。この
ようにゲート配線53aでの遅延時間が低減されれば、
その分互いに隣り合ったコンタクト間を接続するゲート
配線53aを長くすることができる。言い換えると、互
いに隣り合ったコンタクト55間に配置されるMOSト
ランジスタ55の総数を多くすることができる。したが
って、1行当たりのコンタクト55の数を低減すること
ができ、DRAMの高集積化を達成することができる。
【0063】また、素子分離領域等の下地絶縁膜上には
密着性のよい導電性金属酸化物膜が形成されることにな
るため、下地絶縁膜上に直接金属膜を形成してゲート配
線を構成した場合に比べ、ゲート配線の下地絶縁膜との
密着性を向上させることが可能となる。
【0064】本実施形態ではゲート配線にもゲート電極
と同様の積層構造を適用した場合の一例としてDRAM
を用いて説明したが、その他のメモリやロジック等の半
導体集積回路にも同様に適用可能である。
【0065】なお、以上説明した各実施形態において、
導電性金属酸化物膜には、モリブデン(Mo)、タング
ステン(W)、テクネチウム(Tc)、レニウム(R
e)、ルテニウム(Ru)、オスミウム(Os)、ロジ
ウム(Rh)、イリジウム(Ir)、パラジウム(P
d)、白金(Pt)、インジウム(In)若しくは錫
(Sn)のいずれかの金属の酸化物膜又はこれらの金属
の合金の酸化物膜等を用いることができる。
【0066】また、以上説明した各実施形態において、
導電性金属酸化物膜上の金属膜には、モリブデン(M
o)、タングステン(W)、チタン(Ti)、コバルト
(Co)、クロム(Cr)、亜鉛(Zn)等の高融点金
属又はこれらの合金等を用いることができる。また、こ
れら高融点金属の窒化物、炭化物、ホウ化物等を用いる
ことも可能である。さらに、高融点金属に限らず、銅
(Cu)やアルミニウム(Al)或いはこれら金属の合
金を用いることも可能である。
【0067】さらに、以上説明した各実施形態では、ゲ
ート絶縁膜としてシリコン酸化膜を選んだが、シリコン
窒化膜、シリコン窒化酸化膜、タンタル酸化膜、チタン
酸ストロンチウム等の高誘電率を有する膜を用いるよう
にしてもよい。その他、本発明はその趣旨を逸脱しない
範囲内において種々変形して実施可能である。
【0068】
【発明の効果】本発明における半導体装置では、ゲート
電極やゲート配線を導電性金属酸化物膜又は導電性金属
酸化物膜及びこの上の金属膜からなる積層膜で構成し
た。したがって、導電性金属酸化物膜がゲート絶縁膜上
に形成されるため、ゲート電極とゲート絶縁膜との界面
の信頼性や制御性を向上させることが可能となる。ま
た、下地絶縁膜上に導電性金属酸化物膜が形成されるこ
とから、ゲート電極やゲート配線の下地絶縁膜との密着
性を向上させることが可能になる。さらに、ゲート電極
やゲート配線を前記積層膜で構成した場合には、ゲート
電極やゲート配線の低抵抗化をはかることが可能とな
る。
【0069】また、本発明における半導体装置の製造方
法では、導電性金属酸化物膜をゲート絶縁膜上に形成す
ることにより、ゲート電極とゲート絶縁膜との界面の信
頼性や制御性を向上させることが可能になるとともに、
導電性金属酸化物膜や金属膜を下層側の膜に対して高選
択比でエッチングを行うことができるため、ゲート電極
を精度よく加工することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示した図。
【図2】本発明の第2実施形態に係る製造工程を示した
図。
【図3】本発明の第3実施形態に係る製造工程を示した
図。
【図4】本発明の第4実施形態を示した図。
【図5】従来技術を示した図。
【図6】従来技術を示した図。
【図7】従来技術の問題点を示した図。
【符号の説明】
11、21、31…半導体基板 12、22、33…ゲート酸化膜(ゲート絶縁膜) 13、23、34…導電性金属酸化物膜 14、24、35…金属膜 51…MOSトランジスタ 52…キャパシタ 53…ワード線 53a…ゲート配線 53b…上部配線 53a1…金属膜 53a2…導電性金属酸化物膜 54…ビット線 55…コンタクト 58…ゲート絶縁膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ゲート電極を導電性金属酸化物膜又は導
    電性金属酸化物膜及びこの上の金属膜からなる積層膜で
    構成したことを特徴とする半導体装置。
  2. 【請求項2】 ゲート電極及びゲート電極どおしを接続
    するゲート配線を導電性金属酸化物膜又は導電性金属酸
    化物膜及びこの上の金属膜からなる積層膜で構成したこ
    とを特徴とする半導体装置。
  3. 【請求項3】 半導体基板上に形成されたゲート絶縁膜
    と、このゲート絶縁膜上に形成され導電性金属酸化物膜
    又は導電性金属酸化物膜及びこの上の金属膜からなる積
    層膜で構成されたゲート電極と、前記半導体基板の前記
    ゲート電極の両端に対応した領域に形成されたソース・
    ドレインとからなるMOSトランジスタを有することを
    特徴とする半導体装置。
  4. 【請求項4】 マトリクス状に配列された複数のMOS
    トランジスタと、これら複数のMOSトランジスタの各
    ソースに接続された複数のキャパシタと、行方向に配列
    された前記複数のMOSトランジスタのゲート電極どお
    しを接続する複数のワード線と、列方向に配列された前
    記複数のMOSトランジスタのドレインどおしを接続す
    る複数のビット線とを有し、 前記ゲート電極と同一の構成膜を用いて構成され複数の
    前記MOSトランジスタのゲート電極どおしを共通に接
    続するゲート配線と、複数のコンタクトを介して前記ゲ
    ート配線に接続された上部配線とにより前記ワード線が
    構成され、互いに隣り合った前記コンタクト間に少なく
    とも2個以上の前記MOSトランジスタが設けられた半
    導体装置において、 前記ゲート電極及び前記ゲート配線が導電性金属酸化物
    膜又は導電性金属酸化物膜及びこの上の金属膜からなる
    積層膜で構成されているを特徴とする半導体装置。
  5. 【請求項5】 前記導電性金属酸化物膜は、モリブデン
    (Mo)、タングステン(W)、テクネチウム(T
    c)、レニウム(Re)、ルテニウム(Ru)、オスミ
    ウム(Os)、ロジウム(Rh)、イリジウム(I
    r)、パラジウム(Pd)、白金(Pt)、インジウム
    (In)若しくは錫(Sn)のいずれかの金属の酸化物
    膜又はこれらの金属の合金の酸化物膜であることを特徴
    とする請求項1乃至4のいずれかに記載の半導体装置。
  6. 【請求項6】 半導体基板上のゲート絶縁膜上に導電性
    金属酸化物膜又は導電性金属酸化物膜及びこの上の金属
    膜からなる積層膜を用いたゲート構成膜を形成する工程
    と、このゲート構成膜をエッチングする工程とにより、
    MOSトランジスタのゲート電極を形成することを特徴
    とする半導体装置の製造方法。
  7. 【請求項7】 半導体基板上のゲート絶縁膜上に導電性
    金属酸化物膜を形成する工程と、この導電性金属酸化物
    膜上に金属膜を形成する工程と、この金属膜を前記導電
    性金属酸化物膜に対して選択的にエッチングして前記導
    電性金属酸化物膜を露出させる工程と、この露出した前
    記導電性金属酸化物膜を前記ゲート絶縁膜に対して選択
    的にエッチングする工程とにより、MOSトランジスタ
    のゲート電極を形成することを特徴とする半導体装置の
    製造方法。
  8. 【請求項8】 前記導電性金属酸化物膜を前記ゲート絶
    縁膜に対して選択的にエッチングする工程は、酸素を含
    むガスを用いてエッチングするものであることを特徴と
    する請求項7に記載の半導体装置の製造方法。
  9. 【請求項9】 前記導電性金属酸化物膜は、モリブデン
    (Mo)、タングステン(W)、テクネチウム(T
    c)、レニウム(Re)、ルテニウム(Ru)、オスミ
    ウム(Os)、ロジウム(Rh)、イリジウム(I
    r)、パラジウム(Pd)、白金(Pt)、インジウム
    (In)若しくは錫(Sn)のいずれかの金属の酸化物
    膜又はこれらの金属の合金の酸化物膜であることを特徴
    とする請求項6乃至8のいずれかに記載の半導体装置の
    製造方法。
JP8335709A 1996-12-16 1996-12-16 半導体装置及びその製造方法 Pending JPH10173169A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8335709A JPH10173169A (ja) 1996-12-16 1996-12-16 半導体装置及びその製造方法
US08/988,554 US6214724B1 (en) 1996-12-16 1997-12-11 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8335709A JPH10173169A (ja) 1996-12-16 1996-12-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10173169A true JPH10173169A (ja) 1998-06-26

Family

ID=18291610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8335709A Pending JPH10173169A (ja) 1996-12-16 1996-12-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6214724B1 (ja)
JP (1) JPH10173169A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059854A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치 및 그 제조방법
JP2007103549A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 半導体装置およびその製造方法
KR100743618B1 (ko) * 2000-12-29 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 제조방법
JP2008529274A (ja) * 2005-01-26 2008-07-31 フリースケール セミコンダクター インコーポレイテッド Cmosプロセス用金属ゲート・トランジスタ及びその製造方法
WO2011043116A1 (ja) * 2009-10-05 2011-04-14 住友電気工業株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2002260951A (ja) * 2000-12-28 2002-09-13 Denso Corp 積層型誘電素子及びその製造方法,並びに電極用ペースト材料
US6762090B2 (en) * 2001-09-13 2004-07-13 Hynix Semiconductor Inc. Method for fabricating a capacitor
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140269046A1 (en) * 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
KR0135691B1 (ko) * 1994-07-20 1998-04-22 김주용 트랜지스터 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059854A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치 및 그 제조방법
KR100743618B1 (ko) * 2000-12-29 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 제조방법
JP2008529274A (ja) * 2005-01-26 2008-07-31 フリースケール セミコンダクター インコーポレイテッド Cmosプロセス用金属ゲート・トランジスタ及びその製造方法
JP4685882B2 (ja) * 2005-01-26 2011-05-18 フリースケール セミコンダクター インコーポレイテッド 半導体装置及びその製造方法
JP2007103549A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 半導体装置およびその製造方法
JP4602214B2 (ja) * 2005-10-03 2010-12-22 富士通セミコンダクター株式会社 半導体装置およびその製造方法
WO2011043116A1 (ja) * 2009-10-05 2011-04-14 住友電気工業株式会社 半導体装置
US8963163B2 (en) 2009-10-05 2015-02-24 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
US6214724B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
US7256137B2 (en) Method of forming contact plug on silicide structure
JP3128811B2 (ja) 半導体装置の製造方法
US6198144B1 (en) Passivation of sidewalls of a word line stack
US6235627B1 (en) Semiconductor device and method for manufacturing the same
US20020111018A1 (en) Method for forming metal silicide layer
JPH10173169A (ja) 半導体装置及びその製造方法
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP2004214663A (ja) 金属電極を有するキャパシター製造方法
JP2001060672A (ja) エッチング方法およびエッチングマスク
US20040102041A1 (en) Method of manufacturing semiconductor device with capacitor electrode
JPH1064843A (ja) Pt膜の蝕刻方法及びこれを用いたPt−ポリシリコンゲートの形成方法
JPH07202189A (ja) 半導体装置の製造方法
JP2001274248A (ja) 半導体装置およびその製造方法
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
JPH0888329A (ja) 半導体装置の製造方法
JP3660474B2 (ja) 半導体装置の製造方法
JPH0837145A (ja) 半導体集積回路装置の製造方法
JPH06208968A (ja) 半導体装置の製造方法
JP2002110790A (ja) 半導体装置及びその製造方法
JP2000021815A (ja) 半導体装置
JPH03131032A (ja) 半導体装置およびその製造方法
JPS61198627A (ja) 半導体装置の製造方法
JPH05175183A (ja) 半導体装置の製造方法
KR20000040110A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313