JPH1064843A - Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 - Google Patents

Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法

Info

Publication number
JPH1064843A
JPH1064843A JP9165184A JP16518497A JPH1064843A JP H1064843 A JPH1064843 A JP H1064843A JP 9165184 A JP9165184 A JP 9165184A JP 16518497 A JP16518497 A JP 16518497A JP H1064843 A JPH1064843 A JP H1064843A
Authority
JP
Japan
Prior art keywords
film
etching
layer
polysilicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9165184A
Other languages
English (en)
Other versions
JP3623075B2 (ja
Inventor
Washuku Shin
和 叔 辛
Heiin Nan
炳 允 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1064843A publication Critical patent/JPH1064843A/ja
Application granted granted Critical
Publication of JP3623075B2 publication Critical patent/JP3623075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポ
リシリコンゲートの形成方法を提供する。 【解決手段】 Ｐｔ膜の蝕刻方法は、ＴｉまたはＴｉＮ
をマスクとして使用してＰｔ膜１０を蝕刻し、これを用
いたＰｔ／ポリシリコンゲートの形成方法は、半導体基
板２上に形成されたゲート絶縁膜４上に不純物がドーピ
ングされたポリシリコン層６を形成する段階と、ポリシ
リコン６層上に障壁層８を形成する段階と、障壁層８上
にＰｔを蒸着してＰｔ膜１０を形成する段階と、Ｐｔ膜
１０上にＴｉまたはＴｉＮよりなるマスク層１２を形成
する段階と、マスク層１２を蝕刻マスクとして使用して
Ｐｔ膜１０を蝕刻する段階と、ポリシリコン層６を蝕刻
する段階とを含む。よって、単純な工程でパターンの側
壁侵害及び残留物の問題を解決し、これを用いてポリサ
イドゲートを形成すればゲートをさらに信頼性よく形成
しうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に単純化された工程で信頼性のあるパター
ンを形成しうる白金（Ｐｔ）膜の蝕刻方法及びこれを用
いた白金−ポリシリコンゲートの形成方法に関する。
【０００２】
【従来の技術】半導体メモリ素子が１Ｇ ＤＲＡＭ以上
に高集積化されることにより、既存のポリシリコンの代
わりに比抵抗の低い、シリコンの中間ギャップに該当さ
れる仕事関数を有する導電物質を使用してゲート電極を
形成しようとする研究が進められている。最近では不純
物を含んだポリシリコンの代わりに、金属とシリコンの
熱処理化合物であるシリサイドとポリシリコン層が積層
されたいわゆるポリサイド構造がゲート構造として広く
使用されている。このようなポリサイド構造としては現
在タングステンシリサイド（ＷＳｉｘ）またはチタンシ
リサイド（ＴｉＳｉｘ）を使用した構造が広く使用され
ている。
【０００３】しかし、ゲート物質が改善されるほど抵抗
が小さくなり、素子の動作速度が増加するが、多くの改
善されるべき問題点が現れている。例えば、タングステ
ンポリサイドゲートに比べ抵抗が１／４ほどと低いチタ
ンポリサイドゲートの場合、蝕刻時ゲートパターンの側
壁が侵害される現象が深刻に発生することが知られてい
る。これを改善するための試みとして低温テスト工程ま
たは時変調システム（time modulation system）の使用
などが進められている。しかし、このような試みは工程
マージンが減るという問題点を有している。
【０００４】前記問題点を解決するため最近ではＰｔ−
ポリシリコンを用いたゲート構造が研究されている。Ｐ
ｔ−ポリシリコン構造のゲートを形成すれば抵抗が低
く、ゲートパターンの側壁が侵害される現象が防止で
き、ゲート構造を単純化しうる。参考に、タングステン
ポリサイドゲートの抵抗は〜８０μΩ・cmほどであり、
チタンポリサイドゲートの抵抗は〜２０μΩ・cmほどで
あり、Ｐｔ−ポリシリコンゲートの抵抗は〜１０μΩ・
cmほどである。
【０００５】一方、Ｐｔは化学的に非常に安定した物質
なので蒸気圧の高い化合物を作らないので蝕刻技術が非
常に難しいことが知られている。Ｐｔ膜を蝕刻するため
にフォトレジストをマスクとして使用する場合、塩素
（Chlorine）系のプラズマガスを使用すればフォトレジ
ストの蝕刻速度がＰｔ膜の蝕刻速度より速いのでマスク
としての役割を充分に果たせない。従って、微細パター
ンを形成しにくい。そして、フォトレジストマスクを使
用する際、フッ素（Fluorine）系のガスを使用する場合
にはフォトレジストに対する蝕刻選択比は塩素系のガス
より高いが、蝕刻後Ｐｔパターンの側壁にポリマー性残
留物が多発するという問題がある。
【０００６】一方、酸化膜をマスクとして使用する際、
フッ素系ガスの場合は酸化膜の蝕刻速度が速すぎてマス
クとしての役割が充分に果たせず、塩素系ガスを使用す
る場合には酸化膜の損傷が速く進行する。このような現
象を防止するためにはマスクとして使用される酸化膜の
厚さをＰｔ膜より５倍以上厚く形成すべきであるが、こ
れは微細パターンの形成時厚いマスクによりマイクロロ
ーディング現象が発生するという問題点を有している。
また、酸化膜をマスクとして使用する場合にはＰｔ膜と
酸化膜との接着特性を向上させるための接着層が必要で
あるため、酸化膜のマスク形成の前に接着層の形成工程
を追加しなければならないという短所がある。
【０００７】
【発明が解決しょうとする課題】本発明の目的は既存の
フォトレジストまたは酸化膜マスクの問題点を解決して
単純化された工程で微細なＰｔ膜パターンを形成しうる
Ｐｔ膜の蝕刻方法を提供することにある。
【０００８】本発明の他の目的は前記Ｐｔ膜の蝕刻方法
を使用してＰｔ−ポリシリコンゲートの形成方法を提供
することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
本発明によるＰｔ膜の蝕刻方法は、マスク層としてチタ
ン（Ｔｉ）および／またはチタンナイトライド（Ｔｉ
Ｎ）のうち少なくとも何れか１つの物質を使用してＰｔ
膜を蝕刻することを特徴とする。
【００１０】本発明において、前記Ｐｔ膜の蝕刻時塩素
ガス（Ｃｌ2 ）／酸素ガス（Ｏ2 ）の混合ガスを蝕刻ガ
スとして使用することが望ましい。さらに望ましくはＯ
2 を蝕刻ガス全体の４０％以上混合して使用する。
【００１１】前記他の目的を達成するため本発明による
Ｐｔ−ポリシリコンゲートの形成方法は、半導体基板上
にゲート絶縁膜及びドーピングされたポリシリコン層を
順次に形成する段階と、前記ポリシリコン層上にＰｔ膜
を形成する段階と、前記Ｐｔ膜上にＴｉおよび／または
ＴｉＮのうち少なくとも何れか１つの物質よりなるマス
ク層を形成する段階と、前記マスク層を蝕刻マスクとし
て使用して前記Ｐｔ膜を蝕刻する段階と、前記ポリシリ
コン層を蝕刻する段階とを含むことを特徴とする。
【００１２】本発明において、前記Ｐｔ膜を蝕刻する段
階はＣｌ2 ／Ｏ2 の混合ガスを蝕刻ガスとして使用して
なることが望ましい。さらに望ましくは、前記Ｏ2 を蝕
刻ガス全体の４０％以上混合する。
【００１３】前記Ｐｔ膜を形成する前に、ポリシリコン
層とＰｔ膜との相互反応を防止するため前記ポリシリコ
ン層上にＴｉＮよりなる障壁層を形成する段階を追加す
ることが望ましい。
【００１４】
【発明の実施の形態】以下、添付された図面に基づき本
発明をさらに詳しく説明する。
【００１５】本発明はＰｔ膜の蝕刻時使用されるマスク
物質としてＴｉまたはＴｉＮのうち何れか１つを使用す
ることによりＰｔ膜パターンの側壁が侵害される現象及
び残留物の生成問題を解消し、製造工程を単純化するこ
とを特徴とする。この際、使用される蝕刻ガスとしては
Ｃｌ2 にＯ2 が適正比率で混合されたガスを使用する。
前記Ｃｌ2 ／Ｏ2 ガスを使用する際、混合されるＯ2 の
比率を４０％以上にすると、Ｐｔを蝕刻する間Ｔｉまた
はＴｉＮマスクに対する蝕刻選択比がほぼ無限大とな
る。よって、Ｐｔを蝕刻する間マスク層の消耗がほとん
どなくなり微細なＰｔパターンを形成しうる。
【００１６】図１は本発明を適用して形成されたＰｔ膜
パターンを観測した走査形電子顕微鏡（ＳＥＭ）写真で
ある。Ｔｉ膜を３００Åの厚さで形成し、Ｐｔ膜を２７
００Åの厚さで形成した後、Ｔｉ膜をマスクとして使用
してＰｔ膜をパタニングした結果、Ｐｔパターンの側壁
からの侵害がほとんど発生しなく、パターンのスロープ
（slope ）が６０°以上となることがわかる。
【００１７】図２は本発明によるＰｔの蝕刻方法を適用
した一実施例であって、Ｐｔ−ポリシリコンゲートの形
成方法を説明するための工程別断面図である。
【００１８】図２（Ａ）を参照すれば、半導体基板２の
表面上に薄い熱酸化膜を成長させゲート絶縁膜４を形成
した後、前記ゲート絶縁膜４上に不純物がドーピングさ
れたポリシリコン層６を形成する。次いで、前記ポリシ
リコン層６上にポリシリコン層とＰｔ膜との間の相互拡
散等の反応を防止するためＴｉＮのような障壁金属より
なる障壁層８を順次に形成する。
【００１９】次いで、前記障壁層８上にスパッタリング
または化学気相蒸着法（Chemical Vapor Deposition ：
ＣＶＤ）のような通常の蒸着法を使用してＰｔを蒸着す
ることによりＰｔ膜１０を形成する。その後、前記Ｐｔ
膜１０上に通常の蒸着法でＴｉまたはＴｉＮを蒸着して
マスク層１２を形成する。
【００２０】図２（Ｂ）を参照すれば、Ｃｌ2 とＡｒの
混合ガスのプラズマを使用して前記マスク層１２を蝕刻
した後、前記Ｐｔ膜１０を蝕刻する。
【００２１】前記Ｐｔ膜１０を蝕刻するための蝕刻ガス
としてはＣｌ2 ／Ｏ2 の混合ガスを使用する。前述した
ように、Ｏ2 を蝕刻ガス全体の４０％以上使用すればＰ
ｔを蝕刻する間マスク層の消耗がほとんど発生しない。
【００２２】前記Ｐｔ膜１０の下部にはＴｉＮよりなる
障壁層８が形成されており、Ｏ2 が４０％以上混合され
たＣｌ2 ／Ｏ2 の混合ガスを使用すると前記障壁層８と
Ｐｔ膜１０との間の蝕刻選択比もほとんど無限大とな
る。従って、前記Ｐｔ膜の蝕刻時障壁層８の消耗もほと
んど発生しないので、前記障壁層８の下部に形成された
ポリシリコン層６の蝕刻を防止しうる。
【００２３】このように本発明は従来のタングステンポ
リサイドゲートまたはチタンポリサイドゲート形成時の
ポリシリコンに対する蝕刻選択比を確保しにくいという
問題点を解消しうる方法となる。
【００２４】図２（Ｃ）を参照すれば、Ｃｌ2 ／Ａｒガ
スを使用して障壁層８を蝕刻した後、通常の方法でポリ
シリコン層６を蝕刻することにより、Ｐｔ−ポリシリコ
ンゲートパターンを形成する。
【００２５】なお、本発明は前記実施例に限定されるも
のではなく、多くの変形が本発明の技術的思想内で当分
野の通常の知識を有する者により可能であることは明白
である。
【００２６】
【発明の効果】前述した本発明によるＰｔ膜の蝕刻方法
によれば、Ｐｔ膜を蝕刻する際蝕刻選択比の大きなＴｉ
またはＴｉＮをマスク層として使用し、適正比率で混合
されたＣｌ2 ／Ｏ2 ガスを蝕刻ガスとして使用する。従
って、パターンの側壁侵害及びポリマー性残留物の生成
を防止し、工程を単純化しうる。
【００２７】また、前記Ｐｔ膜の蝕刻方法をゲートの形
成工程に適用する場合、ゲートパターンの側壁侵害、残
留物の生成を防止することだけでなく、Ｐｔ膜の蝕刻時
ポリシリコンの蝕刻を防止して信頼性のあるゲートパタ
ーンを形成しうる。
【図面の簡単な説明】
【図１】本発明を適用してパタニングされたＰｔ膜パタ
ーンを観測した走査形電子顕微鏡（ＳＥＭ）写真であ
る。
【図２】本発明によるＰｔの蝕刻方法を適用した一実施
例であって、Ｐｔ−ポリシリコンゲートの形成方法を説
明するための工程別断面図である。
【符号の説明】
２…半導体基板 ４…ゲート絶縁膜 ６…ポリシリコン層 ８…障壁層 １０…Ｐｔ膜 １２…マスク層

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 Ｐｔ膜を蝕刻する際Ｔｉおよび／または
    ＴｉＮのうち少なくとも何れか１つの物質よりなるマス
    ク層を使用することを特徴とするＰｔ膜の蝕刻方法。
  2. 【請求項２】 前記Ｐｔ膜の蝕刻時Ｃｌ2 ／Ｏ2 の混合
    ガスを蝕刻ガスとして使用することを特徴とする請求項
    １に記載のＰｔ膜の蝕刻方法。
  3. 【請求項３】 前記Ｏ2 を蝕刻ガス全体の４０％以上混
    合することを特徴とする請求項２に記載のＰｔ膜の蝕刻
    方法。
  4. 【請求項４】 半導体基板上にゲート絶縁膜及びドーピ
    ングされたポリシリコン層を順次に形成する段階と、 前記ポリシリコン層上にＰｔを蒸着してＰｔ膜を形成す
    る段階と、 前記Ｐｔ膜上にＴｉおよび／またはＴｉＮのうち少なく
    とも何れか１つの物質よりなるマスク層を形成する段階
    と、 前記マスク層を蝕刻マスクとして使用して前記Ｐｔ膜を
    蝕刻する段階と、 前記ポリシリコン層を蝕刻する段階と、 を含むことを特徴とするＰｔ−ポリシリコンゲートの形
    成方法。
  5. 【請求項５】 前記Ｐｔ膜を蝕刻する段階はＣｌ2 ／Ｏ
    2 の混合ガスを蝕刻ガスとして使用することを特徴とす
    る請求項４に記載のＰｔ−ポリシリコンゲートの形成方
    法。
  6. 【請求項６】 前記Ｐｔ膜を蝕刻する段階ではＯ2 を蝕
    刻ガス全体の４０％以上混合することを特徴とする請求
    項５に記載のＰｔ−ポリシリコンゲートの形成方法。
  7. 【請求項７】 前記Ｐｔ膜を形成する前に、前記ポリシ
    リコン層上に障壁層を形成する段階を有することを特徴
    とする請求項４に記載のＰｔ−ポリシリコンゲートの形
    成方法。
  8. 【請求項８】 前記障壁層はＴｉＮよりなることを特徴
    とする請求項７に記載のＰｔ−ポリシリコンゲートの形
    成方法。
JP16518497A 1996-06-17 1997-06-06 Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 Expired - Fee Related JP3623075B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96P21852 1996-06-17
KR1019960021852A KR100224660B1 (ko) 1996-06-17 1996-06-17 백금-폴리실리콘 게이트 형성방법

Publications (2)

Publication Number Publication Date
JPH1064843A true JPH1064843A (ja) 1998-03-06
JP3623075B2 JP3623075B2 (ja) 2005-02-23

Family

ID=19462157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16518497A Expired - Fee Related JP3623075B2 (ja) 1996-06-17 1997-06-06 Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法

Country Status (3)

Country Link
US (1) US6187686B1 (ja)
JP (1) JP3623075B2 (ja)
KR (1) KR100224660B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001459A2 (en) * 1998-09-09 2000-05-17 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
KR100329773B1 (ko) * 1998-12-30 2002-05-09 박종섭 에프램 소자 제조 방법
US6764896B2 (en) 2002-01-30 2004-07-20 Renesas Technology Corp. Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
KR100546275B1 (ko) * 1998-06-15 2006-04-21 삼성전자주식회사 반도체 장치의 백금막 식각방법
KR100353807B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 고유전체 캐패시터의 하부전극 형성방법
KR100367406B1 (ko) * 2000-08-31 2003-01-10 주식회사 하이닉스반도체 고집적 반도체 소자의 게이트 형성방법
US6450654B1 (en) * 2000-11-01 2002-09-17 Jds Uniphase Corporation Polysilicon microelectric reflectors
US20100178827A1 (en) * 2008-07-17 2010-07-15 E.I.Du Pont De Nemours And Company Roof underlayment
US10090164B2 (en) 2017-01-12 2018-10-02 International Business Machines Corporation Hard masks for block patterning
US10297497B2 (en) 2017-01-19 2019-05-21 Texas Instruments Incorporated Sacrificial layer for platinum patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4035208A (en) * 1974-09-03 1977-07-12 Texas Instruments Incorporated Method of patterning Cr-Pt-Au metallization for silicon devices
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
JPH01232729A (ja) * 1988-03-14 1989-09-18 New Japan Radio Co Ltd ドライエッチングによる多層金属層のパターニング法
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3122579B2 (ja) 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
US6093615A (en) 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001459A2 (en) * 1998-09-09 2000-05-17 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
EP1001459A3 (en) * 1998-09-09 2000-09-20 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
KR100329773B1 (ko) * 1998-12-30 2002-05-09 박종섭 에프램 소자 제조 방법
US6764896B2 (en) 2002-01-30 2004-07-20 Renesas Technology Corp. Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching

Also Published As

Publication number Publication date
KR100224660B1 (ko) 1999-10-15
KR980005778A (ko) 1998-03-30
JP3623075B2 (ja) 2005-02-23
US6187686B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
US4470189A (en) Process for making polycide structures
US7256137B2 (en) Method of forming contact plug on silicide structure
JP2007335891A (ja) 半導体デバイス
JPH1064843A (ja) Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法
US6284664B1 (en) Semiconductor device, and manufacturing method therefor
JPH11145474A (ja) 半導体装置のゲート電極形成方法
US6214724B1 (en) Semiconductor device and manufacturing method therefor
US6080662A (en) Method for forming multi-level contacts using a H-containing fluorocarbon chemistry
US6828189B2 (en) Semiconductor device and method of fabricating the same
US6087264A (en) Methods for patterning microelectronic structures using chlorine and oxygen
KR100318442B1 (ko) 반도체소자의금속게이트전극형성방법
US6432801B1 (en) Gate electrode in a semiconductor device and method for forming thereof
US20030003720A1 (en) Method for forming a bit line of a semiconductor device
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
JP3085745B2 (ja) 半導体装置の製造方法
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
JPH10335581A (ja) 半導体装置およびその製造方法
KR100353527B1 (ko) 반도체 소자의 게이트 전극 및 그 형성방법
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH07183515A (ja) 半導体装置の製造方法
JPH11135628A (ja) 半導体装置の製造方法
KR100353822B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100290778B1 (ko) 반도체소자의게이트 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees