KR100367406B1 - 고집적 반도체 소자의 게이트 형성방법 - Google Patents
고집적 반도체 소자의 게이트 형성방법 Download PDFInfo
- Publication number
- KR100367406B1 KR100367406B1 KR10-2000-0051271A KR20000051271A KR100367406B1 KR 100367406 B1 KR100367406 B1 KR 100367406B1 KR 20000051271 A KR20000051271 A KR 20000051271A KR 100367406 B1 KR100367406 B1 KR 100367406B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- nitride
- tungsten
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 37
- 239000010937 tungsten Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- -1 tungsten nitride Chemical class 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Abstract
본 발명은, 고집적 반도체소자의 게이트 형성방법에 관한 것으로서, 특히, 반도체기판 상에 게이트 산화막 및 폴리실리콘층, 텅스텐나이트라이드층, 팅스텐층으로 된 도전층을 적층한 후 질화막 및 반사방지막을 적층하여 게이트전극을 형성할 때, 게이트 식각시에 질화막이 과도하게 식각되는 것을 방지하기 위하여 질화막과 반사방지막 사이에 식각방지막을 형성하여서 질화막에 손실이 발생하는 것을 방지하여서 게이트와 비트라인 사이에 형성된 브릿지에 의하여 누설전류가 발생하는 것을 방지하도록 하는 매우 유용하고 효과적인 발명에 관한 것이다.
Description
본 발명은 고집적 반도체소자에 관한 것으로, 특히 게이트 식각시에 질화막이 과도하개 식각되는 것을 방지하기 위하여 질화막과 반사방지막 사이에 식각방지막을 형성하여서 질화막에 손실이 발생하는 것을 방지하여서 게이트와 비트라인 사이에 형성된 브릿지에 의하여 누설전류가 발생하는 것을 방지하도록 하는 고집적 반도체소자의 게이트전극 형성방법에 관한 것이다.
일반적으로, 반도체소자의 게이트전극은 도핑된 다결정실리콘이 가장 많이 사용되고 있으며 반도체소자의 고집적화가 이루어지면서 티타늄 및 텡스텐으로 된 금속층을 많이 사용하고 있는 실정이다.
즉, 이러한 다결정실리콘을 이용한 게이트전극은 공정이 안정하다는 장점이 있지만 다결정실리콘의 높은 비저항으로 인해 디자인룰(design rule)이 작아짐에 따라 소자의 동작속도 향상에 문제가 된다.
이러한 문제점을 해결하기 위하여, 비저항이 낮은 텅스텐 등의 고융점금속을 게이트전극으로 사용하는 방법이 제안되고 있다.
한편, 최근에는 게이트 전극의 선폭이 0.13㎛를 갖는 고집적 반도체소자(1기가급)가 제조되어서 실용화되므로 인하여 게이트전극의 도전층으로서, 폴리실리콘층과 텅스텐층을 복합적으로 사용하는 공정을 도입하여 사용하고 있다.
도 1(a) 내지 도 1(d)는 종래의 고집적 반도체소자의 게이트 제조방법을 순차적을 보인 도면이다.
도 1(a)에 도시된 바와 같이, 반도체기판(1) 상에 게이트산화막(1a) 폴리시리콘층(2), 텅스텐나이트라이드층(3), 텡스텐층(4), 질화막(5) 및 반사방지막(6)을 순차적으로 증착하도록 한다.
그리고, 도 1(b)에 도시된 바와 같이, 상기 결과물 상에 감광막을 적층한 후 게이트가 형성될 부위를 차단하도록 감광막패턴(7)을 형성하도록 하도록 한다.
그리고, 도 1(c)에 도시된 바와 같이, 상기 감광막패턴(7)을 제거한 후, 반사방지막(6), 질화막(5) 텡스턴층(4), 텡스텐나이트라이드층(3)을 순차적으로 식각하도록 한다.
이 때, 상기 반사방지막(8)과 질화막(5)의 식각 가스와 텡스텐층(4) 및 텡스텐나이트라이드층(3)을 식각하는 식각가스는 플로라인(Florine)이 함유된 가스를 양자 공히 동일하게 사용하고 있다.
그리고, 도 1(d)에 도시된 바와 같이, 계속하여서 상기 폴리실리콘층(2)을 식각하여서 반도체기판(1)을 노출하도록 한다.
그런데, 상기한 바와 같이, 도 1(c)에 도시된 바와 같이, 감광막패턴(7), 반사방지막(6) 및 하부층의 게이트 식각시에 점선으로 표시된 부분에서 손실된 반사방지박(9)과 손실된 질화막(8)의 전체 두께가 약 1000Å정도 발생하며, 이 때, 텅스텐층(4)과 텅스텐나이트라이드층(3)의 두께는 약 700Å정도이다.
따라서, 후속 공정인 SAC(Self Align Contact)식각시 식각정지막을 작용하는 하드마스크 질화막(5)의 두께가 작으므로 게이트와 비트라인 사이의 브릿지(Bridge)를 유발하여 누설전류를 발생하는 문제점을 지니며, 이를 개선하기 위하여 하드마스크 질화막(5)의 두께를 상향조정하면 가능하지만, 게이트 식각시에 하드마스크 질화막(5)의 두께증가로 인하여 감광막과 식각선택비가 낮아져서노치(Notch)와 상부손실(Top Loss)을 유발하는 문제점을 지닌다.
또한, 텅스텐(4)/텅스텐나이트라이드(3) 식각시에 식각장비의 식각속도의 차이로 인한 손실되는 질화막의 두께 차이를 유발한다.
본 발명은 상기한 문제점을 감안하여 안출한 것으로서, 반도체기판 상에 게이트 산화막 및 폴리실리콘층, 텅스텐나이트라이드층, 팅스텐층으로 된 도전층을 적층한 후 질화막 및 반사방지막을 적층하여 게이트전극을 형성할 때, 게이트 식각시에 질화막이 과도하게 식각되는 것을 방지하기 위하여 질화막과 반사방지막 사이에 식각방지막을 형성하여서 질화막에 손실이 발생하는 것을 방지하여서 게이트와 비트라인 사이에 형성된 브릿지에 의하여 누설전류가 발생하는 것을 방지하는 것이 목적이다.
도 1a 내지 도 1d는 종래의 고집적 반도체소자의 게이트 형성방법을 순차적으로 보인 도면이고,
도 2a 내지 도 2d는 본 발명에 따른 고집적 반도체소자의 게이트 형성방법을 순차적으로 보인 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체기판 15 : 폴리실리콘층
20 : 텅스텐나이트라이드층 25 : 텅스텐층
30 : 질화막 35 : 식각방지막
40 : 반사방지막 45 : 감광막
이러한 목적은 반도체기판 상에 게이트산화막, 폴리실리콘층, 텡스텐층, 텡스텐나이트라이드층, 질화막 및 반사방지막을 이루어진 반도체소자의 게이트 구조에 있어서, 상기 반사방지막과 질화막 사이에 텡스텐층과 텡스텐나이트라이드층의 식각을 방지하기 위한 식각방지막을 형성하는 것을 특징으로 하는 고집적 반도체소자의 게이트구조를 제공함으로써 달성된다.
그리고, 이러한 목적은, 반도체기판 상에 게이트산화막, 폴리실리콘층, 텡스텐나이트라이드층, 텡스텐층, 질화막을 적층하는 단계와; 상기 결과물 상에 식각방지막 및 반사방지막을 순차적으로 적층하는 단계와; 상기 반사방지막 상에 감광막을 적층하여 마스크공정을 진행하여 패턴을 형성하는 단계와; 상기 단계 후에 플로라인계열의 식각가스를 통하여 질화막, 텡스텐층 및 텅스텐나이트라이드층을 순차적으로 식각하는 단계와; 상기 단계 후에 클로라인 계열의 식각가스를 통하여 식각방지막 및 폴리실리콘층을 식각하는 단계를 포함하여 이루어진 고집적반도체소자의 게이트 형성방법을 제공함으로써 달성된다.
그리고, 상기 식각방지막은 50 ∼ 1000Å의 두께를 갖는 것이 바람직 하다.
상기 플로라인계열의 식각가스는, NF3, SF6및 CF4가스 중에 적어도 어느 하나를 사용하여 식각하도록 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하도록 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 고집적 반도체소자의 게이트 제조방법을 순차적으로 보인 도면이다.
도 2 (a)에 도시된 바와같이, 반도체기판(10)상에 게이트산화막(12), 폴리실리콘층(15), 텡스텐나이트라이드층(20), 텡스텐층(25), 질화막(30)을 적층하도록 한다.
그리고, 결과물 상에 식각방지막(35) 및 반사방지막(40)을 순차적으로 적층하고, 상기 식각방지막(35)은 50 ∼ 1000Å의 두께를 갖도록 적층하는 것이 바람직 하다.
상기 식각방지막(35)은, 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)인 것이바람직 하다.
그리고, 도 2(b)에 도시된 바와 같이, 상기 반사방지막(40) 상에 감광막(45)을 적층하여 마스크공정을 진행하여 감광막패턴을 형성하도록 한다.
그리고, 도 2(c)에 도시된 바와 같이, 상기 단계 후에 플로라인(Flourine)계열의 식각가스를 통하여 질화막(30), 텡스텐층(25) 및 텅스텐나이트라이드층(20)을 순차적으로 식각하도록 한다.
이 때, 상기 플로라인(Chlorine)계열의 식각가스에 의하여 식각방지막(35)은 식각이 이루어지지 않으므로 인하여 하부에 있는 질화막(30)에 식각으로 인한 손상이 방지되어지게 된다.
상기 플로라인계열의 식각가스는, NF3, SF6및 CF4가스 중에 적어도 어느 하나를 사용하여 식각하는 것이 바람직 하다.
그리고, 도 2(d)에 도시된 바와 같이, 상기 단계 후에 클로라인 계열의 식각가스를 통하여 식각방지막(35) 및 폴리실리콘층(15)을 식각하도록 한다.
이 때, 상기 폴리실리콘층(15)을 식각할 때, 사용하는 클로라인계열의 식각가스는, 질화막(30), 텡스텐층(25) 및 텅스텐나이트라이드층(20) 식각에는 작용하지 않고 반사방지막(40)에만 작용하는 경향이 있다.
따라서, 상기한 바와 같이, 본 발명에 따른 고집적 반도체소자의 게이트 형성방법을 이용하면, 반도체기판 상에 게이트 산화막 및 폴리실리콘층, 텅스텐나이트라이드층, 팅스텐층으로 된 도전층을 적층한 후, 질화막 및 반사방지막을 적층하여 게이트전극을 형성할 때, 게이트 식각시에 질화막이 과도하게 식각되는 것을 방지하기 위하여 질화막과 반사방지막 사이에 식각방지막을 형성하여서 질화막에 손실이 발생하는 것을 방지하여서 게이트와 비트라인 사이에 형성된 브릿지에 의해 누설전류가 발생하는 것을 방지하도록 하는 매우 유용하고 효과적인 발명이다.
Claims (6)
- 반도체기판 상에 게이트산화막, 폴리실리콘층, 텡스텐층, 텡스텐나이트라이드층, 질화막 및 반사방지이 순차적으로 적층되어 이루어진 반도체소자의 게이트 구조에 있어서,상기 반사방지막과 질화막 사이에 텡스텐층과 텡스텐나이트라이드층의 식각을 방지하기 위한 식각방지막을 더 포함하여 이루어진 것을 특징으로 하는 고집적 반도체소자의 게이트구조.
- 삭제
- 반도체기판 상에 게이트산화막, 폴리실리콘층, 텡스텐나이트라이드층, 텡스텐층, 질화막을 적층하는 단계와;상기 결과물 상에 식각방지막 및 반사방지막을 순차적으로 적층하는 단계와;상기 반사방지막 상에 감광막을 적층하여 마스크공정을 진행하여 패턴을 형성하는 단계와;상기 단계 후에 플로라인계열의 식각가스를 통하여 질화막, 텡스텐층 및 텅스텐나이트라이드층을 순차적으로 식각하는 단계와;상기 단계 후에 클로라인 계열의 식각가스를 통하여 식각방지막 및 폴리실리콘층을 식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적반도체소자의 게이트 형성방법.
- 제 3 항에 있어서, 상기 식각방지막은 50 ∼ 1000Å의 두께를 갖는 것을 특징으로 하는 고집적 반도체소자의 게이트 형성방법.
- 제 3 항에 있어서, 상기 플로라인계열의 식각가스는, NF3, SF6및 CF4가스 중에 적어도 어느 하나를 사용하여 식각하는 것을 특징으로 하는 고집적 반도체소자의 게이트 형성방법.
- 제 3 항에 있어서, 상기 식각방지막은, 티타늄 또는 티타늄 나이트라이드인 것을 특징으로 하는 고집적 반도체소자의 게이트 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0051271A KR100367406B1 (ko) | 2000-08-31 | 2000-08-31 | 고집적 반도체 소자의 게이트 형성방법 |
| US09/940,774 US6716760B2 (en) | 2000-08-31 | 2001-08-27 | Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0051271A KR100367406B1 (ko) | 2000-08-31 | 2000-08-31 | 고집적 반도체 소자의 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017758A KR20020017758A (ko) | 2002-03-07 |
| KR100367406B1 true KR100367406B1 (ko) | 2003-01-10 |
Family
ID=19686509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0051271A KR100367406B1 (ko) | 2000-08-31 | 2000-08-31 | 고집적 반도체 소자의 게이트 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6716760B2 (ko) |
| KR (1) | KR100367406B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616498B1 (ko) * | 2003-07-26 | 2006-08-25 | 주식회사 하이닉스반도체 | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
| KR100625393B1 (ko) * | 2004-01-05 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP3872069B2 (ja) | 2004-04-07 | 2007-01-24 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100609234B1 (ko) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 하부 반사방지막의 얕은 트랜치 절연 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115829A (ja) | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
| KR100224660B1 (ko) * | 1996-06-17 | 1999-10-15 | 윤종용 | 백금-폴리실리콘 게이트 형성방법 |
| US6074905A (en) | 1998-12-28 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Formation of a thin oxide protection layer at poly sidewall and area surface |
-
2000
- 2000-08-31 KR KR10-2000-0051271A patent/KR100367406B1/ko not_active IP Right Cessation
-
2001
- 2001-08-27 US US09/940,774 patent/US6716760B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6716760B2 (en) | 2004-04-06 |
| US20020093066A1 (en) | 2002-07-18 |
| KR20020017758A (ko) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW507293B (en) | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide | |
| US5619064A (en) | III-V semiconductor gate structure and method of manufacture | |
| US20050003656A1 (en) | Metal interconnections for semiconductor devices including a buffer layer on a trench sidewall | |
| KR20050019905A (ko) | 반도체 소자 제조에서 패턴 변형 및 포토리지스트 오염저감 방법 | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US6660652B2 (en) | Method for fabricating semiconductor device | |
| US6465346B2 (en) | Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask | |
| KR100367406B1 (ko) | 고집적 반도체 소자의 게이트 형성방법 | |
| KR100888200B1 (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| KR950000519B1 (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| KR100596899B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020017845A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR100835506B1 (ko) | 반도체소자의 제조방법 | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| US20230345695A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| KR20070096600A (ko) | 반도체 소자의 제조방법 | |
| KR100593955B1 (ko) | 반도체 메모리 소자의 스토리지 노드 형성방법 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR100827511B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100504551B1 (ko) | 반도체 소자의 제조방법 | |
| KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |