KR20070096600A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070096600A
KR20070096600A KR1020060027405A KR20060027405A KR20070096600A KR 20070096600 A KR20070096600 A KR 20070096600A KR 1020060027405 A KR1020060027405 A KR 1020060027405A KR 20060027405 A KR20060027405 A KR 20060027405A KR 20070096600 A KR20070096600 A KR 20070096600A
Authority
KR
South Korea
Prior art keywords
hard mask
film
layer
etched
mask layer
Prior art date
Application number
KR1020060027405A
Other languages
English (en)
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060027405A priority Critical patent/KR20070096600A/ko
Publication of KR20070096600A publication Critical patent/KR20070096600A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B9/00Presses specially adapted for particular purposes
    • B30B9/32Presses specially adapted for particular purposes for consolidating scrap metal or for compacting used cars
    • B30B9/321Presses specially adapted for particular purposes for consolidating scrap metal or for compacting used cars for consolidating empty containers, e.g. cans
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B09DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09BDISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B3/00Destroying solid waste or transforming solid waste into something useful or harmless
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B09DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09BDISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B5/00Operations not covered by a single other subclass or by a single other group in this subclass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B30PRESSES
    • B30BPRESSES IN GENERAL
    • B30B9/00Presses specially adapted for particular purposes
    • B30B9/02Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material
    • B30B9/04Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material using press rams
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/20Waste processing or separation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/62Plastics recycling; Rubber recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 상기 제2 및 제1 하드 마스크막의 소정 영역을 식각하는 단계와, 상기 식각된 제2 및 제1 하드 마스크막을 마스크로 상기 금속막을 식각하는 단계를 포함함으로써, 낮은 온도에서 비결정 카본층(amorphous carbon layer) 형성시 발생하는 파티클(particle) 및 아킹(arcing) 현상을 방지할 수 있다.
비트 라인, 적층된 하드 마스크막, 파티클, 아킹 현상

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 베리어 메탈막
104 : 금속막 106 : 제1 하드 마스크막
108 : 제2 하드 마스크막 110 : 반사 방지막
112 : 포토레지스트 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 낮은 온도에서 비결정 카본층(amorphous carbon layer) 형성시 발생하는 파티클(particle) 및 아킹(arcing) 현상을 방지하기 위한 반도체 소자의 제조방법에 관한 것이다.
소자가 고집적화되어감에 따라 비트 라인 폭이 지속적으로 감소하고 있다. 플래시 메모리 소자의 비트 라인의 경우를 예를 들면, 알루미늄(Al) 막을 비트 라인의 물질로 사용할 경우 알루미늄(Al) 막의 낮은 녹는점(Low Melting Poing)으로 인하여 후속 증착 물질의 증착 온도가 낮아야 한다. 이에 대한 플래시 메모리 소자의 제조방법에 대해 설명하면 다음과 같다.
소자분리막, 게이트, 스페이서, 드레인 콘택 플러그 등의 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 하드 마스크막 및 포토레지스트 패턴을 순차적으로 형성한다. 이때, 금속막은 알루미늄(Al) 막 또는 텅스텐(W) 막으로 형성하고, 하드 마스크막은 낮은 온도에서 비결정 카본층으로 형성한다.
포토레지스트 패턴을 마스크로 하드 마스크막을 식각한 후 포토레지스트 패턴을 제거한다. 식각된 하드 마스크막을 마스크로 금속막을 건식 식각하여 비트 라인을 형성한다.
그러나, 상기와 같이 금속막을 건식 식각하기 위해 금속막 상부에 낮은 온도, 예컨데 300℃ 이하의 온도에서 하드 마스크막인 비결정 카본층을 형성하는데, 비결정 카본층 형성 공정시 파티클 및 아킹 현상이 발생하게 된다. 이러한 현상은 비결정 카본층 형성 공정과 비결정 카본층을 이용하여 후속 공정을 진행할 경우 심각한 문제가 발생한다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 하드 마스크막인 텅스텐(W) 막과 알루미늄(Al) 막을 적층 구조로 형성하여 파티클 및 아킹 현상을 방지하기 위한 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은, 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 상기 제2 및 제1 하드 마스크막의 소정 영역을 식각하는 단계와, 상기 식각된 제2 및 제1 하드 마스크막을 마스크로 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 소자분리막, 게이트, 스페이서, 드레인 콘택 플러그 등 소정의 구조가 형성된 반도체 기판(100) 상부에 베리어 메탈막(102) 및 금속막(104)을 순차적으로 형성한다. 이때, 베리어 메탈막(102)은 티타늄(Ti) 또는 티타늄질화막(TiN)으로 형성하고, 금속막(104)은 알루미늄막(Al)으로 형성한다.
전체 구조 상부에 제1 하드 마스크막(106) 및 제2 하드 마스크막(108)을 적층하는데 바람직하게 금속 물질을 이용하여 형성한다. 예컨데, 제1 하드 마스크막 (106)은 물리적 기상 증착 방법(Physical Vapor Deposition; PVD)을 이용한 텅스텐(W) 막을 이용하여 100Å 내지 500Å의 두께로 형성하고, 제2 하드 마스크막(108)은 물리적 기상 증착 방법(PVD)을 이용한 알루미늄(Al) 막, 티타늄(Ti) 또는 티타늄질화막(TiN) 중 어느 하나를 이용하여 100Å 내지 1000Å의 두께로 형성한다. 전체 구조 상부에 반사 방지막(110) 및 포토레지스트 패턴(112)을 순차적으로 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(112)을 마스크로 반사 방지막(110) 및 제2 하드 마스크막(108)을 식각한다. 이때, 제2 하드 마스크막(108)은 BCl3 또는 Cl2 가스를 단독으로 사용하거나, BCl3 및 Cl2 가스를 혼합한 혼합 가스를 사용하여 식각한다.
도 1c를 참조하면, 잔류하는 포토레지스트 패턴(112), 식각된 반사 방지막(110) 및 제2 하드 마스크막(108)을 마스크로 제1 하드 마스크막(106)을 식각한다. 이때, 제1 하드 마스크막(106)은 SF6 또는 NF3와 같이 플루오르(Fluorine; F)가 함유된 가스에 식각 프로파일(profile)을 조절하기 위한 목적으로 N2 또는 HBr 가스를 첨가한 식각 가스를 이용하여 식각 공정을 실시한다. 또한, 제1 하드 마스크막(106) 식각 공정시 텅스텐(W) 막인 제1 하드 마스크막(106)에 대한 알루미늄(Al) 막인 제2 하드 마스크막(108)의 식각 선택비를 2 내지 20으로 조절함으로 제1 하드 마스크막(106)을 두껍게 형성할 수 있다. 이후, 포토레지스트 패턴(112) 및 반사 방지막(110)을 제거한다.
도 1d를 참조하면, 식각된 제2 및 제1 하드 마스크막(108 및 106)을 마스크로 금속막(104)을 건식 식각하여 비트 라인을 형성한다. 이렇게 하면, 금속막(104)을 식각하는 동시에 제2 하드 마스크막(108)이 완전히 제거되고, 제1 하드 마스크막(106)도 일부 제거된다. 비트 라인을 형성하기 위한 상기 식각 공정은 인-시튜(in-situ)로 진행된다.
본 발명은 플래시 메모리 소자에 대해 기재하고 있지만, 플래시 메모리 소자뿐만 아니라, 이와 유사한 구조를 갖는 모든 반도체 소자에도 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 효과는 다음과 같다.
첫째, 텅스텐(W) 막과 알루미늄(Al) 막으로 구성된 하드 마스크막을 적층 구조로 형성함으로써 비결정 카본층 형성시 발생하는 파티클 및 아킹 현상을 방지할 수 있다.
둘째, 텅스텐(W) 막에 대한 알루미늄(Al) 막의 식각 선택비가 매우 높으므로 제1 하드 마스크막을 두껍게 형성할 수 있고, 이로 인하여 공정 마진을 확보할 수 있다.
셋째, 하드 마스크막으로 기존의 텅스텐(W) 막과 알루미늄(Al) 막을 사용함으로써 투자를 감소시킬 수 있다.
넷째, 비트 라인 형성 공정시의 식각 공정을 인-시튜로 진행함으로써 공정을 단순화시킬 수 있다.

Claims (7)

  1. 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계;
    상기 제2 및 제1 하드 마스크막의 소정 영역을 식각하는 단계; 및
    상기 식각된 제2 및 제1 하드 마스크막을 마스크로 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 하드 마스크막은 금속 물질을 이용하여 형성하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제1 하드 마스크막은 물리적 기상 증착 방법을 이용한 텅스텐막을 이용하여 100Å 내지 500Å의 두께로 형성하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 제2 하드 마스크막은 물리적 기상 증착 방법을 이용한 알루미늄막, 티타늄 또는 티타늄질화막을 이용하여 100Å 내지 1000Å의 두께로 형 성하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 제2 하드 마스크막은 BCl3 또는 Cl2 가스를 단독으로 사용하거나, BCl3 및 Cl2 가스를 혼합한 혼합 가스를 사용하여 식각하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 제1 하드 마스크막은 SF6 또는 NF3와 같이 플루오르가 함유된 가스에 N2 또는 HBr 가스를 첨가한 식각 가스를 이용하여 식각하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 제1 하드 마스크막 식각 공정시 상기 제1 하드 마스크막에 대한 상기 제2 하드 마스크막의 식각 선택비를 2 내지 20으로 조절하는 반도체 소자의 제조방법.
KR1020060027405A 2006-03-27 2006-03-27 반도체 소자의 제조방법 KR20070096600A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027405A KR20070096600A (ko) 2006-03-27 2006-03-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027405A KR20070096600A (ko) 2006-03-27 2006-03-27 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070096600A true KR20070096600A (ko) 2007-10-02

Family

ID=38803419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027405A KR20070096600A (ko) 2006-03-27 2006-03-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070096600A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120047600A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120047600A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
US10727061B2 (en) 2015-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd Method for integrated circuit patterning

Similar Documents

Publication Publication Date Title
US9443742B2 (en) Patterned feature and multiple patterning method thereof
US20060124587A1 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US8921189B2 (en) Method for fabricating semiconductor device
KR20080086686A (ko) 반도체 소자의 제조방법
KR100953049B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
KR20080060305A (ko) 반도체 소자의 제조방법
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
KR20070096600A (ko) 반도체 소자의 제조방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100303357B1 (ko) 반도체 소자의 제조방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20050001104A (ko) 반도체소자 제조 방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법
KR100322885B1 (ko) 고집적 반도체 장치의 게이트 전극 제조 방법
US20130122703A1 (en) Method for fabricating semiconductor device
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
KR20050011210A (ko) 반도체 소자의 게이트 전극 형성방법
KR20100053898A (ko) 반도체 장치 제조 방법
KR20080089030A (ko) 반도체 소자의 리세스 게이트 제조방법
KR20110076661A (ko) 반도체 소자의 미세패턴 형성방법
KR20060062490A (ko) 전기적 단락을 방지할 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application