KR100788587B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR100788587B1
KR100788587B1 KR1020060063144A KR20060063144A KR100788587B1 KR 100788587 B1 KR100788587 B1 KR 100788587B1 KR 1020060063144 A KR1020060063144 A KR 1020060063144A KR 20060063144 A KR20060063144 A KR 20060063144A KR 100788587 B1 KR100788587 B1 KR 100788587B1
Authority
KR
South Korea
Prior art keywords
hard mask
film
mask pattern
interlayer insulating
memory device
Prior art date
Application number
KR1020060063144A
Other languages
English (en)
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060063144A priority Critical patent/KR100788587B1/ko
Priority to US11/771,935 priority patent/US20080124914A1/en
Priority to JP2007176525A priority patent/JP2008016852A/ja
Application granted granted Critical
Publication of KR100788587B1 publication Critical patent/KR100788587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판에 버퍼 산화막, 식각 멈춤막, 층간 절연막 및 하드 마스크 패턴을 형성하는 단계, 결과물의 표면을 따라 스페이서막을 형성하는 단계, 스페이서막이 제거되면서 층간 절연막이 하드 마스크 패턴에 따라 제거되도록 1차 식각공정을 진행하여 콘택홀을 형성하는 단계 및 하드 마스크 패턴을 제거하는 2차 식각 단계를 포함하고, 콘택홀 형성 공정시 하드마스크 스페이서막을 추가로 형성한 후 콘택홀을 식각하여 바우잉 현상을 줄이도록 하고 이에 의해 콘택간의 간격을 넓혀 브릿지 현상의 발생을 차단함으로써 소자의 오동작을 방지할 수 있다.
플래쉬 메모리, 콘택홀, 하드 마스크, 스페이서, 식각

Description

플래쉬 메모리 소자의 제조방법{Method of manufacturing flash memory device}
도 1 내지 도 5는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 도시한 단면도이다.
<도면의 주요 부분에 대한 보호의 설명>
101 : 반도체 기판 102 : 소자 분리막
103 : 터널 산화막 104 : 식각 멈춤막
105 : 층간 절연막 106 : 하드 마스크막
107 : 난반사 방지막 108 : 포토 레지스트 패턴
109 : 스페이서막
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로 특히, 드레인 콘택홀의 프로파일을 개선하는 플래쉬 메모리 소자의 제조방법에 관한 것이다.
최근들어 플래쉬 메모리 소자의 사이즈가 70나노(nm) 이하로 줄어듦에 따라 식각 마진 부족 현상이 빈번하게 발생하고 있다. 드레인 콘택 공정의 경우, ArF용 포토 레지스트의 식각 마진(margin) 부족 등을 개선하기 위해 폴리실리콘 하드마스크막 대신에 질화 하드마스크막 공정을 도입하고 있다.
그러나, 질화 하드마스크막을 사용하는 공정의 경우, 층간 절연막(inter layer dielectric; ILD)을 식각하거나 하드마스크막을 제거한 후의 콘택홀 사이즈는 폴리실리콘 하드마스크막을 사용하는 공정에 비해 폭이 약 20나노 이상 증가하게 된다. 이에 따라, 콘택홀과 콘택홀간의 간격이 좁아지게 되어 콘택홀의 바우잉(bowing) 부분에서 브릿지(bridge)가 발생하여 소자의 오동작을 일으키는 요인이 될 수 있다.
따라서, 본 발명은 드레인 콘택홀 형성 공정시 하드마스크 스페이서막을 추가로 형성한 후 콘택홀을 형성함으로써 바우잉(bowing) 현상을 줄이도록 하여 콘택간의 간격을 넓히도록 하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판에 소자 분리막을 형성하고 버퍼 산화막, 식각 멈춤막, 층간 절연막 및 하드 마스크 패턴을 형성하는 단계, 결과물의 표면을 따라 스페이서막을 형성하는 단계, 스페이서 막이 제거되면서 층간 절연막이 하드 마스크 패턴에 따라 제거되도록 1차 식각공정을 진행하여 콘택홀을 형성하는 단계 및 하드 마스크 패턴을 제거하는 2차 식각 단계를 포함하는 플래쉬 메모리 소자의 제조방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 5는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 도시한 단면도이다.
도 1을 참조하면, 소정의 공정을 통해 소자 분리막(102)이 형성된 반도체 기판(101) 상부에 드레인 콘택 형성을 위한 버퍼 산화막(103), 식각 멈춤막(104), 층간 절연막(105), 하드 마스크(106), 난반사 방지막(107) 및 포토 레지스트 패턴(108)을 순차적으로 형성한다. 식각 멈춤막(104)은 질화막으로 형성하고, 난반사 방지막(107)은 유기 난반사 방지막(Organic Bottom Anti Reflective Coating; OBARC)으로 형성한다.
도 2를 참조하면, 포토 레지스트 패턴(108)에 따라 난반사 방지막(107) 및 하드 마스크(106)를 식각하여 패턴(107a, 106a)을 형성한다.
도 3을 참조하면, 포토 레지스트 패턴(108) 및 난반사 방지막 패턴(107a)을 제거하고 전체구조 표면을 따라 하드 마스크용 스페이서막(109)을 형성한다. 스페이서막(109)은 화학적기상증착법(CVD) 또는 스퍼터(sputter) 방법으로 산화막, 산화질화막 또는 질화막을 사용하여 적어도 20Å의 두께로 형성한다.
도 4를 참조하면, 스페이서막(109) 및 층간 절연막(105)을 식각하여 콘택홀(200)을 형성한다. 스페이서막(109)은 식각 단계 처음부터 개구부의 폭이 좁은 상태로 진행되기 때문에 콘택홀(200)의 폭을 좁힐 수 있다. 식각시 측벽 식각(lateral etching)률을 더욱 감소시키기 위하여 식각 조건으로 O2 주입량을 낮추고 압력은 10 내지 100mTorr, 전원은 500 내지 1500W, 캐소드(cathode) 온도는 -20 내지 20℃의 조건에서 실시하되 이 중 어느 하나의 조건을 적용하여도 측벽식각률을 감소시킬 수 있다.
도 5를 참조하면, 층간 절연막(105) 식각 후 잔류하는 하드 마스크막 패턴(106a)을 식각하여 제거한다. 식각 공정은 건식 식각 방법으로 실시하고 콘택홀(200)의 측벽 식각률을 감소시키기 위해 CF4 및 CHF3, CH2F2 또는 CH3F가 포함된 혼합 가스를 사용한다. CF4와 CHF3의 혼합비는 10% 내지 90%로 하여 산화막에 대한 질화막의 선택비를 1.4 보다 높도록 하여 식각 공정시 산화막으로 형성된 층간 절연막(105)의 식각을 감소시켜 콘택홀(200) 간 마진(A 및 B)을 확보하도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 콘택홀 형성 공정시 하드마스크 스페이서막을 추가로 형성한 후 콘택홀을 식각하여 바우잉 현상을 줄이도록 하고 이에 의해 콘택간의 간격을 넓혀 브릿지 현상의 발생을 차단함으로써 소자의 오동작을 방지할 수 있다.

Claims (6)

  1. 하부구조가 형성된 반도체 기판 상부에 층간 절연막 및 하드 마스크 패턴을 형성하는 단계;
    상기 층간 절연막 및 상기 하드 마스크 패턴의 표면을 따라 스페이서막을 형성하는 단계;
    상기 스페이서막이 제거되면서 노출되는 상기 층간 절연막이 식각되어 콘택홀이 형성되도록 1차 식각 공정을 실시하는 단계; 및
    상기 콘택홀의 측벽 식각률이 감소되도록 상기 층간 절연막에 대한 상기 하드 마스크 패턴의 선택비가 더 높은 조건에서 상기 하드 마스크 패턴 및 상기 스페이서막을 제거하는 2차 식각 공정을 실시하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 1차 식각 공정 시 상기 스페이서막이 상기 하드 마스크 패턴의 측벽에 잔류되면서 상기 층간 절연막이 식각되어 상기 콘택혹이 형성되는 플래쉬 메모리 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 스페이서막은 화학적기상증착법 또는 스퍼터 방법으로 산화막, 산화질화막 또는 질화막을 형성하는 플래쉬 메모리 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 1차 식각 공정은 10 내지 50mTorr의 압력, 500 내지 1500W의 전력, -20 내지 20℃의 캐소드 온도에서 실시하는 플래쉬 메모리 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 2차 식각 공정은 건식 식각 방법으로 실시하고, CHF3, CH2F2 및 CH3F 중 어느 하나와 CF4가 혼합된 혼합가스를 사용하는 플래쉬 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 CF4 및 CHF3의 혼합비를 10% 내지 90%로 조절하여 상기 층간 절연막에 대하여 상기 하드 마스크 패턴의 선택비를 높이는 플래쉬 메모리 소자의 제조방법.
KR1020060063144A 2006-07-05 2006-07-05 플래쉬 메모리 소자의 제조방법 KR100788587B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060063144A KR100788587B1 (ko) 2006-07-05 2006-07-05 플래쉬 메모리 소자의 제조방법
US11/771,935 US20080124914A1 (en) 2006-07-05 2007-06-29 Method of fabricating flash memory device
JP2007176525A JP2008016852A (ja) 2006-07-05 2007-07-04 フラッシュメモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063144A KR100788587B1 (ko) 2006-07-05 2006-07-05 플래쉬 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100788587B1 true KR100788587B1 (ko) 2007-12-26

Family

ID=39073514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063144A KR100788587B1 (ko) 2006-07-05 2006-07-05 플래쉬 메모리 소자의 제조방법

Country Status (3)

Country Link
US (1) US20080124914A1 (ko)
JP (1) JP2008016852A (ko)
KR (1) KR100788587B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032790B2 (en) 2015-12-16 2018-07-24 Toshiba Memory Corporation Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256368A (ja) 1997-03-12 1998-09-25 Sony Corp 半導体装置の製造方法
US5893748A (en) 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
JP2003273213A (ja) 2002-03-15 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
KR20040013613A (ko) * 2002-08-07 2004-02-14 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
KR20070005787A (ko) * 2005-07-06 2007-01-10 삼성전자주식회사 반도체 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935877A (en) * 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
US20030121888A1 (en) * 2001-11-30 2003-07-03 Kenji Adachi Etching method
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
KR100706780B1 (ko) * 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893748A (en) 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
JPH10256368A (ja) 1997-03-12 1998-09-25 Sony Corp 半導体装置の製造方法
JP2003273213A (ja) 2002-03-15 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
KR20040013613A (ko) * 2002-08-07 2004-02-14 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
KR20070005787A (ko) * 2005-07-06 2007-01-10 삼성전자주식회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2008016852A (ja) 2008-01-24
US20080124914A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP2004096117A (ja) 自己整合型接点用の突出スペーサ
KR100954107B1 (ko) 반도체 소자의 제조방법
KR20090069122A (ko) 반도체 장치의 제조방법
KR100812603B1 (ko) 후처리에 의한 반도체소자의 콘택 형성 방법
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20080060305A (ko) 반도체 소자의 제조방법
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20080074494A (ko) 반도체 소자의 제조방법
KR20080040128A (ko) 반도체 소자의 패턴 형성방법
KR20090098133A (ko) 반도체 소자의 패턴 형성 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100612947B1 (ko) 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
KR20070003136A (ko) 리세스게이트를 구비한 반도체소자 및 그의 제조 방법
KR101037690B1 (ko) 반도체소자의 제조방법
US20070004105A1 (en) Method for fabricating semiconductor device
KR20070096600A (ko) 반도체 소자의 제조방법
KR20080001925A (ko) 반도체 소자의 스토리지노드홀 제조 방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100390815B1 (ko) 게이트전극 형성 방법
KR100988777B1 (ko) 반도체 소자의 제조 방법
KR100626743B1 (ko) 반도체 소자의 패턴 형성 방법
KR100699682B1 (ko) 반도체 소자의 제조 방법
KR20010058545A (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee