KR20090069122A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20090069122A
KR20090069122A KR1020080035606A KR20080035606A KR20090069122A KR 20090069122 A KR20090069122 A KR 20090069122A KR 1020080035606 A KR1020080035606 A KR 1020080035606A KR 20080035606 A KR20080035606 A KR 20080035606A KR 20090069122 A KR20090069122 A KR 20090069122A
Authority
KR
South Korea
Prior art keywords
etching
film
semiconductor device
manufacturing
organic anti
Prior art date
Application number
KR1020080035606A
Other languages
English (en)
Inventor
정태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to TW097127505A priority Critical patent/TW200929363A/zh
Priority to JP2008313246A priority patent/JP2009152586A/ja
Publication of KR20090069122A publication Critical patent/KR20090069122A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 유기반사방지막 식각시 식각장벽으로 사용되는 감광막패턴이 왜곡 또는 손실을 방지할 수 있는 반도체 장치의 제조방법을 제공하기 위한 것으로, 본 발명은 피식각층 상에 유기반사방지막을 형성하는 단계; 상기 유기반사방지막 상에 감광막패턴을 형성하는 단계; 황이 함유된 가스를 사용하여 상기 유기반사방지막을 식각하는 단계를 포함하여, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스를 사용하여 유기반사방지막을 식각함으로써, 식각시 감광막패턴의 왜곡 및 손상을 보호할 수 있는 효과가 있고, 감광막패턴을 이용한 후속 패턴 형성시 패턴의 왜곡, 끊어짐 및 없어지는 것을 방지할 수 있는 효과가 있으며, 패턴이 오목부인 경우, 오픈불량(Not Open)을 방지할 수 있는 효과가 있다.
유기반사방지막, 감광막, 식각

Description

반도체 장치의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치의 유기반사방지막 식각방법에 관한 것이다.
잘 알려진 바와 같이, 패턴 또는 콘택 등을 형성하기 위한 마스크 공정에 감광막을 사용하고 있다. 감광막을 사용하기 위해서는 감광막을 코팅한 후, 노광 및 현상을 통해 패터닝을 진행해야 하는데 이때, 노광 과정에서 반사를 방지하기 위해 감광막 하부에 반사방지막(BARC)을 사용하고 있다. 반사방지막에는 무기반사방지막(Inorganic BARC)과 유기반사방지막(Organic BARC)이 있다.
감광막 하부에 유기반사방지막을 적용하는 경우, 유기반사방지막을 식각하기 위해 몇가지의 혼합가스가 사용되고 있다. 예컨대, CF4, CHF3 및 O2의 혼합가스, Cl2, HBr 및 N2의 혼합가스 또는 HBr 및 O2의 혼합가스 중에서 선택된 어느 하나의 혼합가스를 사용하고 있다.
도 1은 CF4, CHF3 및 O2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진이다.
도 1에 도시된 바와 같이, 감광막패턴의 중간에 끊어짐이 발생하고, 패턴이 왜곡되는 LWR(Line Width Roughness) 또는 LER(Line Edge Roughness) 등의 문제가 발생한 것을 알 수 있다. 이는 불소(F)가 감광막패턴에 침투하여 감광막패턴의 결합약화로 쉽게 부스러지고, 스트레스(Stress)를 유발하기 때문이다.
위와 같이, 손상된 감광막패턴을 후속 공정에 그대로 이용하면, 패턴의 끊어짐 발생, 선폭(Critical Dimension)의 감소 및 패턴 모양의 굴곡 심화로 인해 후속 공정에 불량 원인을 제공할 수 있다. 더욱이, 이러한 문제는 디자인 룰이 좁아질수록 더 심화된다.
도 2는 HBr 및 O2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진이다.
도 2에 도시된 바와 같이, 감광막패턴의 높이가 도 1과 비교하여도 급격히 하향된 것을 알 수 있다. 이와 같이, 높이가 하향된 감광막패턴을 후속 공정에 그대로 이용하면, 식각마진이 부족하여 패턴이 없어지거나, 콘택 오픈불량이 발생하는 문제점이 있다.
도 3은 Cl2, HBr 및 N2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진이다.
도 3에 도시된 바와 같이, 감광막패턴의 높이는 도 2에 비하여 상향되었으 나, 감광막패턴의 높이차이가 불균일하다. 이러한, 감광막패턴의 높이 불균일은 후속 식각시 패턴의 끊어짐을 발생시킨다. 더욱이, 상기 혼합가스에 사용된 Cl2로 인해 감광막패턴 자체에 굴곡이 발생하여 선폭조절 능력이 어려운 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 유기반사방지막 식각시 식각장벽으로 사용되는 감광막패턴이 왜곡 또는 손실을 방지할 수 있는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제조방법은 피식각층 상에 유기반사방지막을 형성하는 단계; 상기 유기반사방지막 상에 감광막패턴을 형성하는 단계; 황이 함유된 가스를 사용하여 상기 유기반사방지막을 식각하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 황이 함유된 가스는 COS인 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 플라즈마 식각으로 진행하며, 유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행하는 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 0℃∼100℃의 온도에서 진행하고, 1mTorr∼100mTorr의 압력에서 진행하는 것을 특징으로 한다.
또한, 상기 피식각층은 절연막 또는 도전막인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또 다른 반도체 장치의 제조방법은 피식각층 상에 유기반사방지막을 형성하는 단계; 상기 유기반사방지막 상에 감광막패 턴을 형성하는 단계; 황이 함유된 가스가 혼합된 혼합가스를 사용하여 상기 유기반사방지막을 식각하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 황이 함유된 가스는 COS인 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 상기 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스를 사용하여 진행하는 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 상기 혼합가스에 HBr 또는 Cl2를 첨가하여 진행하는 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, SO2와 O2의 혼합가스를 사용하여 진행하는 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 플라즈마 식각으로 진행하고, 유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행하는 것을 특징으로 한다.
또한, 상기 유기반사방지막을 식각하는 단계는, 0℃∼100℃의 온도에서 진행하고, 1mTorr∼100mTorr의 압력에서 진행하는 것을 특징으로 한다.
또한, 상기 피식각층은 절연막 또는 도전막인 것을 특징으로 한다.
상술한 본 발명에 의한 반도체 장치의 제조방법은 황이 함유된 가스 또는 황 이 함유된 가스가 혼합된 혼합가스를 사용하여 유기반사방지막을 식각함으로써, 식각시 감광막패턴의 왜곡 및 손상을 보호할 수 있는 효과가 있다.
따라서, 감광막패턴을 이용한 후속 패턴 형성시 패턴의 왜곡, 끊어짐 및 없어지는 것을 방지할 수 있는 효과가 있다. 또한, 패턴이 오목부인 경우, 오픈불량(Not Open)을 방지할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 유기반사방지막 식각시 감광막패턴이 왜곡 되거나 손실되는 것을 방지하기 위한 것으로, 이를 위해 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스를 사용하여 유기반사방지막 식각을 진행하는 것으로, 이에 대하여 도 4a 및 도 4b에서 자세히 후술하기로 한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 유기반사방지막 식각방법을 설명하기 위한 공정 단면도이다.
도 4a에 도시된 바와 같이, 피식각층(11) 상에 유기반사방지막(12, Organic Bottom Anti Reflection Coating Layer)을 형성한다. 피식각층(11)은 절연막 또는 도전막일 수 있다. 또한, 피식각층(11)은 실리콘 기판일 수 있다. 유기반사방지막(12)은 후속 감광막의 노광공정시 반사를 방지하기 위한 것이다.
이어서, 유기반사방지막(12) 상에 감광막패턴(13, Photo Resist Pattern)을 형성한다. 감광막패턴(13)은 유기반사방지막(12) 상에 감광막을 코팅(Coating)하고 노광(Exposure) 및 현상(Development)으로 패터닝하여 형성할 수 있다.
도 4b에 도시된 바와 같이, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스를 사용하여, 감광막패턴(13)을 식각장벽으로 유기반사방지막(12, 도 4a 참조)을 식각한다. 이때, 황이 함유된 가스는 COS 또는 SO2일 수 있다.
SO2의 경우, SO2의 황(S) 성분과 카본(Carbon)계열의 감광막패턴(13)이 반응하여 감광막패턴(13)의 표면에 C=O=S 결합 또는 S=C=S의 결합이 형성된다. 이 경우, 감광막패턴(13)과 SO2의 반응이 진행되어야 COS 또는 SCS의 결합이 발생하기 때문에, 많은 양의 가스가 필요하다.
COS의 경우, SO2와 같은 반응이 진행될 필요성이 없기 때문에 소량만 첨가해도 같은 효과를 얻을 수 있다. 따라서, 황이 함유된 가스는 COS를 사용하는 것이 바람직하다.
황이 함유된 가스가 혼합된 혼합가스는 SO2와 O2의 혼합가스일 수 있다.
또한, 황이 함유된 가스로 COS가스를 사용하는 경우, 식각효율 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스를 사용할 수 있다. 그리고, 패턴의 LWR(Line Width Roughness) 및 LER(Line Edge Roughness)의 개선효과 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스에 HBr 또는 Cl2를 더 첨가할 수 있다.
유기반사방지막(12)의 식각에 사용되는 COS가스는 다음 반응식으로 형성할 수 있다.
[반응식]
SO2 ＋ 3CO → COS + 2CO2
2CO ＋ S2 → 2COS
위 반응식을 살펴보면, COS는 SO2와 3CO의 반응 또는 2CO와 S2의 반응을 통해 형성할 수 있다. 즉, COS는 이미 COS의 결합을 이루고 있기 때문에, 또 다른 반응을 필요로 하지 않고 감광막패턴(13)의 표면에 흡착이 가능하므로 소량만 첨가해도 감광막패턴(13)의 보호효과를 얻을 수 있다.
위의 반응으로 형성된 COS를 사용하여 유기반사방지막(12)을 식각하게되면, COS가 감광막패턴(13) 및 유기반사방지막(12)의 표면에 C=O=S 또는 S=C=S와 같은 강한 이중결합(Strong Double Bond)을 형성하면서 흡착된다. 유기반사방지막(12)의 식각은 화학적식각 뿐 아니라 물리적식각을 진행하고 있기 때문에 물리적인 힘으로 유기반사방지막(12)을 식각하면서, 그와 동시에 감광막패턴(13) 및 유기반사방지막(12)의 표면에 보호막(14)을 형성하게 되는 것이다.
유기반사방지막(12)의 식각은 플라즈마 식각으로 진행할 수 있으며, 특히 유 도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행할 수 있다. 또한, 유기반사방지막(12)의 식각은 0℃∼100℃의 온도에서 1mTorr∼100mTorr의 압력을 인가하여 진행할 수 있다.
유기반사방지막(12)을 식각하기 위한 구체적인 실시예로, 유도결합플라즈마(Inductively Coupled Plasma)타입의 장비에서 식각을 진행하는 경우, 탑파워와 바텀파워는 예컨대 13.56Mhz를 인가할 수 있다. 특히, 바텀파워의 경우 적어도 100Mhz 이하의 바텀파워(예컨대, 2Mhz, 13.56Mhz, 60Mhz 등)를 추가로 인가하여 듀얼 바텀파워(Dual Bottom Power)를 사용할 수 있다.
위와 같이, 유기반사방지막(12)의 식각으로 유기반사방지막패턴(12A)이 형성되며, 이때, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스로 인해 감광막패턴(13) 및 유기반사방지막패턴(12A)의 표면에 보호막(14)이 형성된다. 즉, 유기반사방지막(12)의 식각과 동시에 보호막(14)이 형성되면서 감광막패턴(13)의 왜곡 및 손실이 방지된다.
따라서, 감광막패턴(13) 및 유기반사방지막패턴(12A)을 식각장벽으로 후속 피식각층(11)의 식각시 패턴이 끊어지거나, 왜곡되거나, 혹은 없어지는 것을 방지할 수 있다. 또한, 피식각층(11)의 식각으로 형성되는 패턴은 DRAM공정 및 비휘발성 메모리 소자에 적용되는 게이트, 비트라인 및 금속배선이 될 수 있다. 또한, 게이트, 비트라인 및 금속배선을 형성하기 위한 하드마스크 패턴일 수 있다. 또한, 피식각층(11)이 기판인 경우 소자분리막일 수 있다. 또한, 피식각층(11)이 절연막인 경우 홀 또는 홈 형태의 오목부(예컨대, 비아, 트렌치 또는 이들의 혼합구조)일 수 있다. 또한, 미세패턴 형성을 위한 SPT(Spacer Pattern Technology) 또는 DPT(Double Pattern Technology) 하드마스크 패턴일 수 있다. 또한, 상술하지 않았으나, 감광막패턴(13)과 유기반사방지막패턴(12A)을 사용하는 반도체 장치의 모든 마스크공정에 응용될 수 있다.
도 5a 내지 도 5c는 본 발명의 제1실시예에 따른 반도체 장치의 도전패턴 제조방법을 설명하기 위한 공정 단면도이다.
도 5a에 도시된 바와 같이, 기판(21) 상에 도전막(22) 및 유기반사방지막(23)을 형성한다. 기판(21)은 실리콘기판일 수 있고, 도전막(22)은 도전패턴으로 사용하기 위한 것으로 폴리실리콘 또는 금속물질일 수 있다. 유기반사방지막(23)은 후속 감광막의 노광공정에서 반사를 방지하기 위한 것이다.
이어서, 유기반사방지막(23) 상에 감광막패턴(24)을 형성한다. 감광막패턴(24)은 유기반사방지막(23) 상에 감광막을 코팅하고 노광 및 현상으로 패턴형성지역이 정의되도록 패터닝하여 형성할 수 있다.
도 5b에 도시된 바와 같이, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스를 사용하여, 감광막패턴(24)을 식각장벽으로 유기반사방지막(23, 도 5a 참조)을 식각한다. 이때, 황이 함유된 가스는 COS 또는 SO2일 수 있다.
SO2의 경우, SO2의 황(S) 성분과 카본(Carbon)계열의 감광막패턴(24)이 반응하여 감광막패턴(24)의 표면에 C=O=S 결합 또는 S=C=S의 결합이 형성된다. 이 경 우, 감광막패턴(24)과 SO2의 반응이 진행되어야 COS 또는 SCS의 결합이 발생하기 때문에, 많은 양의 가스가 필요하다.
COS의 경우, SO2와 같은 반응이 진행될 필요성이 없기 때문에 소량만 첨가해도 같은 효과를 얻을 수 있다. 따라서, 황이 함유된 가스는 COS를 사용하는 것이 바람직하다.
황이 함유된 가스가 혼합된 혼합가스는 SO2와 O2의 혼합가스일 수 있다.
또한, 황이 함유된 가스로 COS가스를 사용하는 경우, 식각효율 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스를 사용할 수 있다. 그리고, 패턴의 LWR(Line Width Roughness) 및 LER(Line Edge Roughness)의 개선효과 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스에 HBr 또는 Cl2를 더 첨가할 수 있다.
유기반사방지막(23)의 식각에 사용되는 COS가스는 다음 반응식으로 형성할 수 있다.
[반응식]
SO2 ＋ 3CO → COS + 2CO2
2CO ＋ S2 → 2COS
위 반응식을 살펴보면, COS는 SO2와 3CO의 반응 또는 2CO와 S2의 반응을 통해 형성할 수 있다. 즉, COS는 이미 COS의 결합을 이루고 있기 때문에, 또 다른 반응을 필요로 하지 않고 감광막패턴(24)의 표면에 흡착이 가능하므로 소량만 첨가해도 감광막패턴(24)의 보호효과를 얻을 수 있다.
위의 반응으로 형성된 COS를 사용하여 유기반사방지막(23)을 식각하게되면, COS가 감광막패턴(24) 및 유기반사방지막(23)의 표면에 C=O=S 또는 S=C=S와 같은 강한 이중결합(Strong Double Bond)을 형성하면서 흡착된다. 유기반사방지막(23)의 식각은 화학적식각 뿐 아니라 물리적식각을 진행하고 있기 때문에 물리적인 힘으로 유기반사방지막(24)을 식각하면서, 그와 동시에 감광막패턴(24) 및 유기반사방지막(23)의 표면에 보호막(25)을 형성하게 되는 것이다.
유기반사방지막(23)의 식각은 플라즈마 식각으로 진행할 수 있으며, 특히 유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행할 수 있다. 또한, 유기반사방지막(23)의 식각은 0℃∼100℃의 온도에서 1mTorr∼100mTorr의 압력을 인가하여 진행할 수 있다.
유기반사방지막(23)을 식각하기 위한 구체적인 실시예로, 유도결합플라즈마(Inductively Coupled Plasma)타입의 장비에서 식각을 진행하는 경우, 탑파워와 바텀파워는 예컨대 13.56Mhz를 인가할 수 있다. 특히, 바텀파워의 경우 적어도 100Mhz 이하의 바텀파워(예컨대, 2Mhz, 13.56Mhz, 60Mhz 등)를 추가로 인가하여 듀얼 바텀파워(Dual Bottom Power)를 사용할 수 있다.
위와 같이, 유기반사방지막(23)의 식각으로 유기반사방지막패턴(23A)이 형성되며, 이때, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스로 인해 감광막패턴(24) 및 유기반사방지막패턴(23A)의 표면에 보호막(25)이 형성된다. 즉, 유기반사방지막(23)의 식각과 동시에 보호막(25)이 형성되면서 감광막패턴(24)의 왜곡 및 손실이 방지된다.
도 5c에 도시된 바와 같이, 감광막패턴(24) 및 유기반사방지막패턴(23A)을 식각장벽으로 도전막(22)을 식각하여 도전패턴(22A)을 형성한다. 이때, 보호막(25)으로 인해 감광막패턴(24) 및 유기반사방지막패턴(23A)의 표면에 보호되어 도전막(22) 식각시 감광막패턴(24)의 손실 및 식각마진을 충분히 확보할 수 있다. 따라서, 도전패턴(22A)이 끊어지거나, 왜곡되거나, 혹은 없어지는 것을 방지할 수 있다.
도전패턴(22A)은 DRAM공정 및 비휘발성 메모리 소자에 적용되는 게이트, 비트라인 및 금속배선일 수 있다.
도 6a 내지 도 6c는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정 단면도이다.
도 6a에 도시된 바와 같이, 기판(31) 상에 절연막(32) 및 유기반사방지막(33)을 형성한다. 기판(31)은 실리콘기판일 수 있고, 절연막(32)은 홀 또는 홈 형태의 오목부(예컨대, 비아, 트렌치 또는 이들의 혼합구조)를 제공하기 위한 것으로 산화막 또는 질화막일 수 있다. 유기반사방지막(33)은 후속 감광막의 노광공정 에서 반사를 방지하기 위한 것이다.
이어서, 유기반사방지막(33) 상에 감광막패턴(34)을 형성한다. 감광막패턴(34)은 유기반사방지막(33) 상에 감광막을 코팅하고 노광 및 현상으로 콘택홀 형성지역 오픈되도록 패터닝하여 형성할 수 있다.
도 3b에 도시된 바와 같이, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스를 사용하여, 감광막패턴(34)을 식각장벽으로 유기반사방지막(33, 도 6a 참조)을 식각한다. 이때, 황이 함유된 가스는 COS 또는 SO2일 수 있다.
SO2의 경우, SO2의 황(S) 성분과 카본(Carbon)계열의 감광막패턴(34)이 반응하여 감광막패턴(34)의 표면에 C=O=S 결합 또는 S=C=S의 결합이 형성된다. 이 경우, 감광막패턴(34)과 SO2의 반응이 진행되어야 COS 또는 SCS의 결합이 발생하기 때문에, 많은 양의 가스가 필요하다.
COS의 경우, SO2와 같은 반응이 진행될 필요성이 없기 때문에 소량만 첨가해도 같은 효과를 얻을 수 있다. 따라서, 황이 함유된 가스는 COS를 사용하는 것이 바람직하다.
황이 함유된 가스가 혼합된 혼합가스는 SO2와 O2의 혼합가스일 수 있다.
또한, 황이 함유된 가스로 COS가스를 사용하는 경우, 식각효율 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스를 사용할 수 있다. 그리고, 패턴의 LWR(Line Width Roughness) 및 LER(Line Edge Roughness)의 개선효과 증대를 위해 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스에 HBr 또는 Cl2를 더 첨가할 수 있다.
유기반사방지막(33)의 식각에 사용되는 COS가스는 다음 반응식으로 형성할 수 있다.
[반응식]
SO2 ＋ 3CO → COS + 2CO2
2CO ＋ S2 → 2COS
위 반응식을 살펴보면, COS는 SO2와 3CO의 반응 또는 2CO와 S2의 반응을 통해 형성할 수 있다. 즉, COS는 이미 COS의 결합을 이루고 있기 때문에, 또 다른 반응을 필요로 하지 않고 감광막패턴(34)의 표면에 흡착이 가능하므로 소량만 첨가해도 감광막패턴(34)의 보호효과를 얻을 수 있다.
위의 반응으로 형성된 COS를 사용하여 유기반사방지막(33)을 식각하게되면, COS가 감광막패턴(34) 및 유기반사방지막(33)의 표면에 C=O=S 또는 S=C=S와 같은 강한 이중결합(Strong Double Bond)을 형성하면서 흡착된다. 유기반사방지막(33)의 식각은 화학적식각 뿐 아니라 물리적식각을 진행하고 있기 때문에 물리적인 힘으로 유기반사방지막(33)을 식각하면서, 그와 동시에 감광막패턴(33) 및 유기반사방지막(33)의 표면에 보호막(35)을 형성하게 되는 것이다.
유기반사방지막(33)의 식각은 플라즈마 식각으로 진행할 수 있으며, 특히 유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행할 수 있다. 또한, 유기반사방지막(33)의 식각은 0℃∼100℃의 온도에서 1mTorr∼100mTorr의 압력을 인가하여 진행할 수 있다.
유기반사방지막(33)을 식각하기 위한 구체적인 실시예로, 유도결합플라즈마(Inductively Coupled Plasma)타입의 장비에서 식각을 진행하는 경우, 탑파워와 바텀파워는 예컨대 13.56Mhz를 인가할 수 있다. 특히, 바텀파워의 경우 적어도 100Mhz 이하의 바텀파워(예컨대, 2Mhz, 13.56Mhz, 60Mhz 등)를 추가로 인가하여 듀얼 바텀파워(Dual Bottom Power)를 사용할 수 있다.
위와 같이, 유기반사방지막(33)의 식각으로 유기반사방지막패턴(33A)이 형성되며, 이때, 황이 함유된 가스 또는 황이 함유된 가스가 혼합된 혼합가스로 인해 감광막패턴(33) 및 유기반사방지막패턴(33A)의 표면에 보호막(35)이 형성된다. 즉, 유기반사방지막(33)의 식각과 동시에 보호막(35)이 형성되면서 감광막패턴(34)의 왜곡 및 손실이 방지된다.
도 6c에 도시된 바와 같이, 감광막패턴(34) 및 유기반사방지막패턴(33A)을 식각장벽으로 절연막(32, 도 6b 참조)을 식각하여 오목부(36)를 형성한다. 식각된 절연막(32)은 오목부(36)를 제공하는 절연막패턴(32A)이 된다.
절연막(32) 식각시 보호막(35)으로 인해 감광막패턴(34) 및 유기반사방지막패턴(33A)의 표면에 보호되어, 감광막패턴(34)의 손실 및 식각마진을 충분히 확보할 수 있다. 따라서, 오목부(36)의 왜곡 또는 오픈불량(Not Open)을 방지할 수 있 다.
오목부(36)는 홀 또는 홈 형태의 오목부로 예컨대 비아, 트렌치 또는 이들의 혼합구조일 수 있으며, 반도체 장치에 적용되는 모든 오목부(36)를 포함할 수 있다.
도 7은 본 발명의 실시예에 따른 유기반사방지막 식각시 감광막패턴을 나타내는 사진이다.
도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 감광막패턴의 경우, COS가스에 의해 손실이 방지되어 측벽이 수직 프로파일을 갖고 있으며, 또한, 감광막패턴의 왜곡 없이 균일한 것을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 상술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 CF4, CHF3 및 O2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진,
도 2는 HBr 및 O2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진,
도 3은 Cl2, HBr 및 N2의 혼합가스를 사용하여 유기반사방지막을 식각할 때, 감광막패턴을 나타내는 사진,
도 4a 및 도 4b는 본 발명의 실시예에 따른 유기반사방지막 식각방법을 설명하기 위한 공정 단면도,
도 5a 내지 도 5c는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정 단면도,
도 6a 내지 도 6c는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정 단면도,
도 7은 본 발명의 실시예에 따른 유기반사방지막 식각시 감광막패턴을 나타내는 사진.
* 도면의 주요 부분에 대한 부호의 설명
11 : 피식각층 12 : 유기반사방지막
13 : 감광막패턴 14 : 보호막

Claims (17)

  1. 피식각층 상에 유기반사방지막을 형성하는 단계;
    상기 유기반사방지막 상에 감광막패턴을 형성하는 단계; 및
    황이 함유된 가스를 사용하여 상기 유기반사방지막을 식각하는 단계
    를 포함하는 반도체 장치의 제조방법.
  2. 제1항에 있어서,
    상기 황이 함유된 가스는 COS인 반도체 장치의 제조방법.
  3. 제1항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    플라즈마 식각으로 진행하는 반도체 장치의 제조방법.
  4. 제3항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행하는 반도체 장치의 제조방법.
  5. 제1항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    0℃∼100℃의 온도에서 진행하는 반도체 장치의 제조방법.
  6. 제1항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    1mTorr∼100mTorr의 압력에서 진행하는 반도체 장치의 제조방법.
  7. 제1항에 있어서,
    상기 피식각층은 절연막 또는 도전막인 반도체 장치의 제조방법.
  8. 피식각층 상에 유기반사방지막을 형성하는 단계;
    상기 유기반사방지막 상에 감광막패턴을 형성하는 단계; 및
    황이 함유된 가스가 혼합된 혼합가스를 사용하여 상기 유기반사방지막을 식 각하는 단계
    를 포함하는 반도체 장치의 제조방법.
  9. 제8항에 있어서,
    상기 황이 함유된 가스는 COS인 반도체 장치의 제조방법.
  10. 제9항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    상기 COS에 SiCl4, Ar, He, O2, N2, CO, Xe 및 Kr로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 가스가 첨가된 혼합가스를 사용하여 진행하는 반도체 장치의 제조방법.
  11. 제10항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    상기 혼합가스에 HBr 또는 Cl2를 첨가하여 진행하는 반도체 장치의 제조방법.
  12. 제8항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    SO2와 O2의 혼합가스를 사용하여 진행하는 반도체 장치의 제조방법.
  13. 제8항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    플라즈마 식각으로 진행하는 반도체 장치의 제조방법.
  14. 제13항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    유도결합플라즈마(Inductively Coupled Plasma) 장비에서 진행하는 반도체 장치의 제조방법.
  15. 제8항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    0℃∼100℃의 온도에서 진행하는 반도체 장치의 제조방법.
  16. 제8항에 있어서,
    상기 유기반사방지막을 식각하는 단계는,
    1mTorr∼100mTorr의 압력에서 진행하는 유기반사방지막 식각방법.
  17. 제8항에 있어서,
    상기 피식각층은 절연막 또는 도전막인 반도체 장치의 제조방법.
KR1020080035606A 2007-12-24 2008-04-17 반도체 장치의 제조방법 KR20090069122A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097127505A TW200929363A (en) 2007-12-24 2008-07-18 Method for fabricating semiconductor device
JP2008313246A JP2009152586A (ja) 2007-12-24 2008-12-09 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070136671 2007-12-24
KR1020070136671 2007-12-24

Publications (1)

Publication Number Publication Date
KR20090069122A true KR20090069122A (ko) 2009-06-29

Family

ID=40789171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080035606A KR20090069122A (ko) 2007-12-24 2008-04-17 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US20090163028A1 (ko)
KR (1) KR20090069122A (ko)
CN (1) CN101471236A (ko)
TW (1) TW200929363A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
CN102194678B (zh) * 2010-03-11 2013-07-24 中芯国际集成电路制造(上海)有限公司 刻蚀栅极的方法
US9550883B2 (en) 2012-01-25 2017-01-24 Henkel IP & Holding GmbH Cyanoacrylate compositions
CN103227109B (zh) * 2012-01-31 2015-11-25 中微半导体设备(上海)有限公司 一种有机物层刻蚀方法
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6185305B2 (ja) * 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
US9324578B2 (en) * 2014-01-29 2016-04-26 Taiwan Semiconductor Manufacturing Company Limited Hard mask reshaping
CN105140113A (zh) * 2015-08-11 2015-12-09 上海华力微电子有限公司 一种改善离子注入准直性的方法
US10541146B2 (en) * 2017-04-26 2020-01-21 Tokyo Electron Limited Method of cyclic plasma etching of organic film using sulfur-based chemistry
US20220020600A1 (en) * 2020-07-16 2022-01-20 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
KR20070107017A (ko) * 2004-12-30 2007-11-06 어플라이드 머티어리얼스, 인코포레이티드 트리밍과 호환되는 라인 에지 조도 감소 방법
WO2009042438A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open

Also Published As

Publication number Publication date
CN101471236A (zh) 2009-07-01
TW200929363A (en) 2009-07-01
US20090163028A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
KR20090069122A (ko) 반도체 장치의 제조방법
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR100745898B1 (ko) 반도체 소자의 형성 방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
JP2009152586A (ja) 半導体装置の製造方法
CN102099915A (zh) 采用双硬掩模涂层制造cmos图像传感器的方法
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20070002840A (ko) 리세스게이트 공정을 이용한 반도체소자의 제조 방법
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100326260B1 (ko) 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20080001925A (ko) 반도체 소자의 스토리지노드홀 제조 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100745051B1 (ko) 반도체 소자의 콘택 형성방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR20090012443A (ko) 반도체 소자의 제조방법
KR20090116156A (ko) 반도체 장치의 콘택홀 형성 방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법
KR20080086185A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application