CN102099915A - 采用双硬掩模涂层制造cmos图像传感器的方法 - Google Patents
采用双硬掩模涂层制造cmos图像传感器的方法 Download PDFInfo
- Publication number
- CN102099915A CN102099915A CN2009801220909A CN200980122090A CN102099915A CN 102099915 A CN102099915 A CN 102099915A CN 2009801220909 A CN2009801220909 A CN 2009801220909A CN 200980122090 A CN200980122090 A CN 200980122090A CN 102099915 A CN102099915 A CN 102099915A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- layer
- logic region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000576 coating method Methods 0.000 title abstract description 13
- 239000011248 coating agent Substances 0.000 title abstract 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000000717 retained effect Effects 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229940090044 injection Drugs 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的目的是提供制造CMOS传感器的方法，该方法在于逻辑区域中确定硅化物的形成并于像素区域中利用离子注入的同时，不需要移除硬掩模的工艺，保持薄的硬掩模，便于在构建栅极图案时控制阈值宽度，并且能够改善栅极光致抗蚀剂图案的阈值宽度均匀性。该制造CMOS图像传感器的方法包括：在其中已经限定有像素区域和逻辑区域的衬底的上部上构建导电栅极涂层；在所述导电栅极涂层上构建硬掩模涂层的步骤，以使得所述像素区域上的硬掩模涂层的厚度比所述逻辑区域上的所述硬掩模涂层的厚度大；在所述硬掩模涂层上构建抗反射有机涂层的步骤；在所述抗反射有机涂层上构建第一光致抗蚀剂图案的步骤；以所述第一光致抗蚀剂图案作为蚀刻阻挡蚀刻所述抗反射有机涂层和所述硬掩模涂层的步骤；以所述硬掩模涂层作为蚀刻阻挡蚀刻所述导电栅极涂层的步骤，以分别在所述像素区域和所述逻辑区域中构建栅极图案；移除保留在逻辑区域中的硬掩模涂层的步骤以及在所述逻辑区域中形成硅化物的步骤。
Description
技术领域
本发明涉及半导体器件的制造方法。更具体地，本发明涉及采用双硬掩模层制造CMOS图像传感器的方法。
背景技术
在半导体器件当中，CMOS图像传感器经由CMOS工艺制造，并且CMOS传感器的单元像素包括一个光电二极管和用于驱动单元像素的三个或四个晶体管。与通常的存储器件的晶体管相似，CMOS图像传感器的晶体管可以包括栅极电极和源极/漏极区域。
当进行离子注入工艺以形成CMOS图像传感器的光电二极管时，厚的硬掩模形成在衬底的整个表面上以作为离子注入遮挡材料，并且包括氮氧化硅(SiON)的无机抗反射层形成在厚的硬掩模上以作为抗反射层。
图1至图6是示出根据现有技术的制造CMOS图像传感器的方法的截面图。
如图1所示，栅极绝缘层12形成在半导体衬底11上，在半导体衬底11上限定有像素区域和逻辑区域，且栅极多晶硅层13形成在栅极绝缘层12上。
然后，硬掩模层14形成在栅极多晶硅层13上，抗反射层15形成在硬掩模层14上。抗反射层15是包括氮氧化硅(SiON)的无机抗反射层。
然后，光致抗蚀剂涂布在抗反射层15上，通过经由曝光和显影工艺使光致抗蚀剂图案化而形成第一光致抗蚀剂图案16。
然后，采用第一抗蚀剂图案16作为蚀刻阻挡来蚀刻抗反射层15和硬掩模层14。
然后，如图2所示，在移除第一光致抗蚀剂图案16之后，采用硬掩模层14作为蚀刻阻挡来蚀刻多晶硅层13，由此形成栅极图案13A。
之后，进行离子注入工艺以形成光电二极管。
然后，如图3所示，采用反向掩模(reverse mask)进行光学工艺(photoprocess)以形成硅化物。由此，形成第二光致抗蚀剂图案17。
接着，如图4所示，将栅极图案13A上的第二抗蚀剂图案17选择性移除，以暴露抗反射层15。
然后，如图5所示，经由湿法蚀刻工艺移除抗反射层15和硬掩模层14。
此外，如图6所示，在硅化物工艺之后进行灰化和清洁工艺，由此完全移除第二抗蚀剂图案17。
然而，根据现有技术，硬掩模层14太厚，所以当形成栅极图案13A时可能不能容易地控制临界尺寸。此外，由于无机抗反射层用作抗反射层，所以第一光致抗蚀剂图案16的临界尺寸的均匀性可能减小。
此外，根据现有技术，残留的硬掩模层必须移除以形成硅化物，所以工艺可能复杂化。
发明内容
技术问题
因此，进行本发明以解决现有技术中存在的上述问题，本发明提供了制造CMOS图像传感器的方法，该方法能够在逻辑区域中形成硅化物并且能够在保持薄厚度的硬掩模层的同时方便地将离子注入到像素区域中而不进行移除硬掩模层的工艺。
技术方案
此外，本发明提供制造CMOS图像传感器的方法，本发明能够改善栅极光致抗蚀剂图案的临界尺寸的均匀性，并且同时能够在形成栅极图案时容易地控制临界尺寸。
根据本发明的一个方面，提供制造CMOS图像传感器的方法，该方法包括以下步骤：在其上限定有像素区域和逻辑区域的衬底上形成栅极导电层；以像素区域中的硬掩模图案的厚度比逻辑区域中的硬掩模图案的厚度厚的方式在栅极导电层上形成硬掩模图案；通过采用硬掩模图案作为蚀刻阻挡蚀刻栅极导电层而在像素区域和逻辑区域中形成栅极图案；移除保留在逻辑区域中的硬掩模图案；以及在逻辑区域中形成硅化物。
根据本发明的另一个方面，提供制造CMOS图像传感器的方法，该方法包括以下步骤：在其上限定有像素区域和逻辑区域的衬底上形成栅极导电层；以像素区域中的硬掩模层的厚度比逻辑区域中的硬掩模层的厚度厚的方式在栅极导电层上形成硬掩模层；在硬掩模层上形成有机抗反射层；在有机抗反射层上形成第一光致抗蚀剂图案；采用第一光致抗蚀剂图案作为蚀刻阻挡蚀刻有机抗反射层和硬掩模层；通过采用硬掩模层作为蚀刻阻挡蚀刻栅极导电层而在像素区域和逻辑区域中形成栅极图案；移除保留在逻辑区域中的硬掩模层；以及在逻辑区域中形成硅化物。
有益效果
根据本发明，注入离子以形成光电二极管的像素区域中的硬掩模层的厚度与不注入离子的逻辑区域中的硬掩模层的厚度不同，所以不需要移除硬掩模层的工艺。此外，硬掩模层具有薄的厚度，从而当形成栅极图案时可以容易地控制临界尺寸。此外，由于有机抗反射层用作抗反射层，可以改善光致抗蚀剂图案的临界尺寸的均匀性。
此外，由于不需要反向掩模，所以硬掩模层可以不保留在栅极图案中，从而可以利用各种图案。
此外，与反向掩模的成本相比，可以以低成本制造掩模，并且移除硬掩模层的工艺可以省略，从而半导体器件的制造成本和制造时间可以减少。
此外，根据本发明，硬掩模层的厚度减小，有机抗反射层用作抗反射层，移除硬掩模层的工艺被省略，从而栅极图案的临界尺寸可以稳定地维持，因此改善了半导体器件的可靠性和产率。
附图说明
通过下面结合附图进行的详细描述，本发明的上述以及其他目的，特征和优点将更加清楚易懂，在附图中：
图1至图6是示出根据现有技术的制造CMOS图像传感器的方法的截面图；
图7至图14是示出根据本发明示范性实施例的制造CMOS图像传感器的方法的截面图。
具体实施方式
下面，将参考附图详细描述本发明的示范性实施例。
图7至图14是示出根据本发明示范性实施例的制造CMOS图像传感器的方法的截面图。
如图7所示，栅极绝缘层22形成在半导体衬底21上。栅极绝缘层22可以通过氧化半导体衬底21的表面来形成。用于光电二极管的像素区域和用于晶体管的逻辑区域限定在半导体衬底21上。
然后，栅极导电层23沉积在栅极绝缘层22上。栅极导电层23可以包括掺杂的多晶硅层或者未掺杂的多晶硅层。
之后，包括氧化物基的(oxide-based)材料的第一硬掩模层24沉积在栅极导电层23上。第一硬掩模层24可以包括氧化层。优选地，第一硬掩模层24可以包括通过LPCVD(低压化学气相沉积)形成的TEOS(四乙基原硅酸盐)，该经由LPCVD形成的TEOS称为LPTEOS。第一硬掩模层24可以具有约
至
的厚度。
然后，光致抗蚀剂涂布在第一硬掩模层24上，并且第一光致抗蚀剂图案25通过由曝光和显影工艺使光致抗蚀剂图案化而形成。此时，第一抗蚀剂图案25覆盖像素区域而暴露逻辑区域。
之后，通过进行湿法蚀刻工艺，将逻辑区域中被第一光致抗蚀剂图案25暴露的第一硬掩模层24移除。因此，第一硬掩模层24可以仅保留在像素区域中。优选地，由于第一硬掩模层24是氧化层，所以采用混合有HF(氟化氢的)酸的溶液进行湿法蚀刻工艺。例如，采用BOE(缓冲氧化物蚀刻剂)溶液进行湿法蚀刻工艺。
然后，如图8所示，移除第一光致抗蚀剂图案25，并在所得到的结构的整个表面上形成第二硬掩模层26。第二硬掩模层26的厚度等于或小于第一硬掩模层24的厚度。优选地，第二硬掩模层26比第一硬掩模层24薄。优选地，第二硬掩模层26包括由LPCVD(低压化学气相沉积)形成的TEOS(四乙基原硅酸盐)，该经由LPCVD形成的TEOS称为LPTEOS。第二硬掩模层26可以具有约
至
的厚度。
由于第二硬掩模层26，双硬掩模层结构形成在像素区域和逻辑区域中。具体地，第一硬掩模层24和第二硬掩模层26的堆叠结构形成在像素区域中，第二硬掩模层26形成在逻辑区域中。从而，像素区域中的硬掩模层的厚度与逻辑区域中的硬掩模层的厚度不同。也就是，像素区域中的硬掩模层比逻辑区域中的硬掩模层厚，由此形成双硬掩模层结构。
然后，如图9所示，抗反射层27形成在所得到的结构的整个表面上。形成在像素区域中的硬掩模层将称为厚硬掩模101，形成在逻辑区域中的硬掩模层将称为薄硬掩模102。厚硬掩模101包括第一硬掩模层24和第二硬掩模层26的堆叠结构，薄硬掩模102仅包括第二硬掩模层26。为了方便起见，下面的描述将集中在厚硬掩模101和薄硬掩模102上，并将省略第一硬掩模层和第二硬掩模层的附图标记。
抗反射层27可以包括有机抗反射层。与诸如SiON层的无机抗反射层相比，有机抗反射层具有优良的抗反射特性，从而在后续的光学工艺中可以可靠地确定光致抗蚀剂图案的临界尺寸，由此光致抗蚀剂图案的临界尺寸的均匀性可以改善。有机抗反射层可以包括含C、H和O的材料，与光致抗蚀剂相似。
之后，光致抗蚀剂涂布在所得到的结构上，并且第二光致抗蚀剂图案28通过由曝光和显影工艺使光致抗蚀剂图案化而形成。第二光致抗蚀剂图案28是栅极光致抗蚀剂图案，以在像素区域和逻辑区域中同时形成栅极图案。
然后，如图10所示，采用第二光致抗蚀剂图案28作为蚀刻阻挡来蚀刻抗反射层27。此外，厚硬掩模101和薄硬掩模102由等离子体干法蚀刻工艺而被同时蚀刻。
采用氧基(oxygen-based)气体蚀刻抗反射层27，采用氟基(fluorine-based)气体蚀刻厚硬掩模层101和薄硬掩模层102。用于蚀刻抗反射层27的氧基气体包括与选自N2，HBr，CF4和Cl2构成的组中的一种混合的氧气(O2)。例如，氧基气体包括诸如O2/N2，O2/HBr，O2/CF4或者O2/Cl2的混合气体。用于蚀刻包括氧化层的硬掩模的氟基气体可以包括选自CF4、CHF3、C2F6和CH2F2构成的组中的一种。
因为厚硬掩模101和薄硬掩模102已经被蚀刻，所以厚硬掩模图案101A形成在像素区域中并且薄硬掩模图案102A形成在逻辑区域中。形成在像素区域中的厚硬掩模图案101A比形成在逻辑区域中的薄硬掩模图案102A厚。
然后，如图11所示，第二光致抗蚀剂图案28和抗反射层27被移除。
之后，如图12所示，采用厚硬掩模图案101A和薄硬掩模图案102A作为蚀刻阻挡来蚀刻栅极导电层23，由此形成栅极图案23A和23B。此时，由于栅极导电层23是多晶硅层，因此采用包括HBr，Cl2和HeO2的混合气体来蚀刻栅极导电层23。栅极图案23A和23B同时形成在像素区域和逻辑区域中。
然后，如图13所示，通过进行采用HF溶液的湿法蚀刻工艺，移除保留在逻辑区域中的薄硬掩模图案102A。移除保留在逻辑区域中的薄硬掩模图案102A的原因是为了由形成在逻辑区域中的栅极图案23B形成硅化物。由于薄硬掩模图案102A包括氧化物材料，氧化物可以由采用HF溶液的湿法蚀刻工艺从栅极图案23选择性地移除而不损伤栅极图案23。当移除薄硬掩模图案102A时厚硬掩模图案101A可以被部分蚀刻，但是厚硬掩模图案101A可以以一定的厚度保留。附图标记101B表示保留的厚硬掩模图案。
接着，如图14所示，硅化物29形成在逻辑区域中。硅化物29仅形成在栅极图案23B上。
如上所述，根据本发明的实施例，硅化物没有形成在进行离子注入以形成光电二极管的像素区域中的栅极图案23A上，所以硬掩模层可以保留在栅极图案23A上。此外，由于逻辑区域不是形成光电二极管的离子注入区域，因此栅极图案23B不需要厚硬掩模层。
因此，由于进行离子注入以形成光电二极管的像素区域中的硬掩模层的厚度与不进行离子注入的逻辑区域中的硬掩模层的厚度不同，所以不需要移除硬掩模层的工艺。此外，硬掩模层保持为具有薄的厚度，从而当形成栅极图案时临界尺寸可以容易地控制。此外，由于有机抗反射层用作抗反射层，所以光致抗蚀剂图案的临界尺寸的均匀性可以改善。
尽管出于示例的目的已经描述了本发明的示范性实施例，但是本领域的技术人员应该知道，可以进行各种修改、增加和替换而不脱离如在权利要求中公开的本发明的范围和精神。
Claims (19)
1.一种制造CMOS图像传感器的方法，该方法包括以下步骤：
在其上限定有像素区域和逻辑区域的衬底上形成栅极导电层；
以所述像素区域中的硬掩模图案的厚度比所述逻辑区域中的硬掩模图案的厚度厚的方式在所述栅极导电层上形成所述硬掩模图案；
通过采用所述硬掩模图案作为蚀刻阻挡蚀刻所述栅极导电层而在所述像素区域和所述逻辑区域中形成栅极图案；
移除保留在所述逻辑区域中的所述硬掩模图案；以及
在所述逻辑区域中形成硅化物。
2.根据权利要求1所述的方法，其中形成所述硬掩模图案的步骤包括以下步骤：
在所述栅极导电层的整个表面上形成第一硬掩模层；
选择性移除所述逻辑区域中的所述第一硬掩模层；
在所得到的结构的整个表面上形成第二硬掩模层，该所得到的结构包括保留在所述像素区域中的第一硬掩模层；以及
采用光致抗蚀剂图案作为蚀刻阻挡来同时蚀刻所述第一硬掩模层和所述第二硬掩模层。
3.根据权利要求2所述的方法，其中所述第二硬掩模层的厚度比所述第一硬掩模层的厚度薄。
4.根据权利要求2所述的方法，其中所述第一硬掩模层和所述第二硬掩模层包括氧化层。
5.根据权利要求4所述的方法，其中所述氧化层包括LPTEOS(低压CVD四乙基原硅酸盐)。
6.根据权利要求2所述的方法，其中通过采用光致抗蚀剂图案作为蚀刻阻挡蚀刻所述第一硬掩模层来将所述逻辑区域中的所述第一硬掩模层选择性地移除，该光致抗蚀剂图案覆盖所述像素区域并暴露所述逻辑区域。
7.根据权利要求6所述的方法，其中采用所述光致抗蚀剂图案作为蚀刻阻挡而进行的蚀刻工艺包括湿法蚀刻工艺。
8.根据权利要求2所述的方法，其中所述第一硬掩模层和所述第二硬掩模层通过等离子体干法蚀刻工艺而被同时蚀刻。
9.根据权利要求1所述的方法，其中保留在所述逻辑区域中的所述硬掩模图案由湿法蚀刻工艺而被移除。
10.一种制造CMOS图像传感器的方法，该方法包括以下步骤：
在其上限定有像素区域和逻辑区域的衬底上形成栅极导电层；
以所述像素区域中的硬掩模层的厚度比所述逻辑区域中的硬掩模层的厚度厚的方式在所述栅极导电层上形成所述硬掩模层；
在所述硬掩模层上形成有机抗反射层；
在所述有机抗反射层上形成第一光致抗蚀剂图案；
采用所述第一光致抗蚀剂图案作为蚀刻阻挡蚀刻所述有机抗反射层和所述硬掩模层；
通过采用所述硬掩模层作为蚀刻阻挡蚀刻所述栅极导电层而在所述像素区域和所述逻辑区域中形成栅极图案；
移除保留在所述逻辑区域中的所述硬掩模层；以及
在所述逻辑区域中形成硅化物。
11.根据权利要求10所述的方法，其中形成所述硬掩模层的步骤包括以下步骤：
在所述栅极导电层的整个表面上形成第一硬掩模层；
选择性移除所述逻辑区域中的所述第一硬掩模层；以及
在所得到的结构的整个表面上形成第二硬掩模层，该所得到的结构包括保留在所述像素区域中的第一硬掩模层。
12.根据权利要求11所述的方法，其中所述第二硬掩模层的厚度比所述第一硬掩模层的厚度薄。
13.根据权利要求12所述的方法，其中所述第一硬掩模层和所述第二硬掩模层包括LPTEOS(低压CVD四乙基原硅酸盐)。
14.根据权利要求11所述的方法，其中通过采用第二光致抗蚀剂图案作为蚀刻阻挡蚀刻所述第一硬掩模层而将所述逻辑区域中的所述第一硬掩模层选择性地移除，该第二光致抗蚀剂图案覆盖所述像素区域并暴露所述逻辑区域。
15.根据权利要求14所述的方法，其中采用所述第二光致抗蚀剂图案作为蚀刻阻挡而进行的蚀刻工艺包括湿法蚀刻工艺。
16.根据权利要求10所述的方法，其中所述有机抗反射层和所述硬掩模层由等离子体干法蚀刻工艺而被蚀刻。
17.根据权利要求16所述的方法，其中所述有机抗反射层通过采用氧基气体而被蚀刻。
18.根据权利要求16所述的方法，其中所述硬掩模层通过采用氟基气体而被蚀刻。
19.根据权利要求10所述的方法，其中保留在所述逻辑区域中的所述硬掩模层由湿法蚀刻工艺而被移除。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080054879A KR20090128902A (ko) | 2008-06-11 | 2008-06-11 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
| KR10-2008-0054879 | 2008-06-11 | ||
| PCT/KR2009/003131 WO2009151284A2 (ko) | 2008-06-11 | 2009-06-10 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102099915A true CN102099915A (zh) | 2011-06-15 |
Family
ID=41417257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801220909A Pending CN102099915A (zh) | 2008-06-11 | 2009-06-10 | 采用双硬掩模涂层制造cmos图像传感器的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110164161A1 (zh) |
| EP (1) | EP2306521A4 (zh) |
| JP (1) | JP5226863B2 (zh) |
| KR (1) | KR20090128902A (zh) |
| CN (1) | CN102099915A (zh) |
| WO (1) | WO2009151284A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN106816441A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117878060A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9034742B2 (en) | 2013-10-04 | 2015-05-19 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327269A (zh) * | 2000-03-28 | 2001-12-19 | 株式会社东芝 | 固体摄像器件及其制造方法 |
| US6730610B1 (en) * | 2002-12-20 | 2004-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd | Multiple thickness hard mask method for optimizing laterally adjacent patterned layer linewidths |
| KR20040059982A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 전도 패턴 형성 방법 |
| CN1828916A (zh) * | 2005-02-28 | 2006-09-06 | 美格纳半导体有限会社 | 互补金属氧化物半导体图像传感器及其制造方法 |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| CN1971921A (zh) * | 2005-11-24 | 2007-05-30 | 联华电子股份有限公司 | 半导体元件与内连线结构及各自的制作方法 |
| KR100772271B1 (ko) * | 2006-08-16 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 이미지 센서 소자의 콘택 제조 방법 |
| US20080121951A1 (en) * | 2006-09-07 | 2008-05-29 | United Microelectronics Corp. | Cmos image sensor process and structure |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624140B2 (ja) * | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| US6448595B1 (en) * | 2000-06-26 | 2002-09-10 | Twin Han Technology Co., Ltd. | Active photodiode CMOS image sensor structure |
| US20020142252A1 (en) * | 2001-03-29 | 2002-10-03 | International Business Machines Corporation | Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction |
| US6518151B1 (en) * | 2001-08-07 | 2003-02-11 | International Business Machines Corporation | Dual layer hard mask for eDRAM gate etch process |
| JP3757213B2 (ja) * | 2003-03-18 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法 |
| US7118987B2 (en) * | 2004-01-29 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of achieving improved STI gap fill with reduced stress |
| US7125775B1 (en) * | 2004-03-18 | 2006-10-24 | Integrated Device Technology, Inc. | Method for forming hybrid device gates |
| JP2006032688A (ja) * | 2004-07-16 | 2006-02-02 | Fujitsu Ltd | 固体撮像装置 |
| KR100713349B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
| KR20090090776A (ko) * | 2008-02-22 | 2009-08-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
-
2008
- 2008-06-11 KR KR1020080054879A patent/KR20090128902A/ko not_active Application Discontinuation
-
2009
- 2009-06-10 JP JP2011513425A patent/JP5226863B2/ja not_active Expired - Fee Related
- 2009-06-10 US US12/996,999 patent/US20110164161A1/en not_active Abandoned
- 2009-06-10 CN CN2009801220909A patent/CN102099915A/zh active Pending
- 2009-06-10 WO PCT/KR2009/003131 patent/WO2009151284A2/ko active Application Filing
- 2009-06-10 EP EP09762671.7A patent/EP2306521A4/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327269A (zh) * | 2000-03-28 | 2001-12-19 | 株式会社东芝 | 固体摄像器件及其制造方法 |
| US6730610B1 (en) * | 2002-12-20 | 2004-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd | Multiple thickness hard mask method for optimizing laterally adjacent patterned layer linewidths |
| KR20040059982A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 전도 패턴 형성 방법 |
| CN1828916A (zh) * | 2005-02-28 | 2006-09-06 | 美格纳半导体有限会社 | 互补金属氧化物半导体图像传感器及其制造方法 |
| CN1971921A (zh) * | 2005-11-24 | 2007-05-30 | 联华电子股份有限公司 | 半导体元件与内连线结构及各自的制作方法 |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100772271B1 (ko) * | 2006-08-16 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 이미지 센서 소자의 콘택 제조 방법 |
| US20080121951A1 (en) * | 2006-09-07 | 2008-05-29 | United Microelectronics Corp. | Cmos image sensor process and structure |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN103887224B (zh) * | 2014-03-20 | 2017-01-11 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN106816441A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106816441B (zh) * | 2015-12-02 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117153786B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117878060A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117878060B (zh) * | 2024-03-11 | 2024-05-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2306521A2 (en) | 2011-04-06 |
| WO2009151284A3 (ko) | 2010-04-15 |
| WO2009151284A2 (ko) | 2009-12-17 |
| KR20090128902A (ko) | 2009-12-16 |
| EP2306521A4 (en) | 2013-05-22 |
| US20110164161A1 (en) | 2011-07-07 |
| JP2011523227A (ja) | 2011-08-04 |
| JP5226863B2 (ja) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384846B2 (en) | Method of fabricating semiconductor device | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP2005531919A (ja) | 集積回路装置およびその製造方法 | |
| KR20090069122A (ko) | 반도체 장치의 제조방법 | |
| US20180366480A1 (en) | Eeprom device | |
| CN102099915A (zh) | 采用双硬掩模涂层制造cmos图像传感器的方法 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| KR100994714B1 (ko) | 반도체 장치 제조 방법 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| US20080026527A1 (en) | An apparatus and associated method for making a floating gate memory device with increased gate coupling ratio | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| KR100694480B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100554834B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR100733459B1 (ko) | 반도체 소자 제조 방법 | |
| KR100724631B1 (ko) | 반도체 소자의 리세스 게이트 제조방법 | |
| KR20080029638A (ko) | 반도체 소자의 제조방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100490299B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR20020043383A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
| US20080073700A1 (en) | Manufacturing method of flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: CROSSTEK CAPITAL LLC Free format text: FORMER OWNER: CROSSTEK CAPITAL, LLC Effective date: 20111014 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20111014 Address after: Washington State Applicant after: Intellectual Ventures II LLC Address before: Delaware Applicant before: Magnachip Semiconductor Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110615 |