KR20020043383A - 반도체 장치의 게이트 패턴 형성 방법 - Google Patents

반도체 장치의 게이트 패턴 형성 방법 Download PDF

Info

Publication number
KR20020043383A
KR20020043383A KR1020000073036A KR20000073036A KR20020043383A KR 20020043383 A KR20020043383 A KR 20020043383A KR 1020000073036 A KR1020000073036 A KR 1020000073036A KR 20000073036 A KR20000073036 A KR 20000073036A KR 20020043383 A KR20020043383 A KR 20020043383A
Authority
KR
South Korea
Prior art keywords
etching
film
gate
pattern
forming
Prior art date
Application number
KR1020000073036A
Other languages
English (en)
Inventor
윤석훈
김홍일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000073036A priority Critical patent/KR20020043383A/ko
Publication of KR20020043383A publication Critical patent/KR20020043383A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치에서 우수한 측벽 프로파일을 갖는 게이트 패턴의 형성 방법을 제공한다. 반도체 기판 상에 게이트 산화막, 폴리실리콘막 및 반사방지막을 차례로 형성한다. 반사방지막 상에 게이트 패턴을 형성하기 위한 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각마스크로 사용하여 반사방지막, 폴리실리콘막 및 게이트 산화막을 차례로 건식 식각한다. 이때, 폴리실리콘막의 식각 공정은 Cl2및 SF6또는 CF4및 He/O2의 혼합 기체를 사용하는 제 1 단계 식각 및 Cl2및 HBr 기체를 사용하는 제 2 단계 식각 공정으로 진행한다.

Description

반도체 장치의 게이트 패턴 형성 방법{METHOD FOR FORMING GATE PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀더 구체적으로는 반도체 장치의 게이트 패턴 형성 방법에 관한 것이다.
반도체 장치의 게이트 패턴을 형성하기 위한 식각 공정은 저밀도의 플라즈마를 사용하는 MERIE(magnetically enhanced reactive ion etching) 타입의 건식 식각 장비에 의해 진행된다. 그런데, 최근 반도체 장치가 고집적화되어 디자인 룰이 감소함에 따라, 게이트 패턴의 수직 프로파일을 형성하기가 점점 어려워지고 있다.
이하, 첨부된 도면들을 참조하여 종래 기술의 문제점을 설명한다.
도 1a 및 도 1b는 종래 기술에 의한 게이트 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 게이트 산화막(12)을 형성한다. 게이트 산화막(12)은 50 Å 이하의 두께로 형성한다. 게이트 산화막(12) 상에 2900 Å 정도의 두께로 게이트 전극막인 폴리실리콘막(13)을 형성한다. 폴리실리콘막(13) 상에 반사방지막(14)을 형성한다. 반사방지막(14) 상에 게이트 패턴을 형성하기 위한 포토레지스트 패턴(17)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(17)을 식각마스크로 사용하여 반사방지막(14), 폴리실리콘막(13) 및 게이트 산화막(12)을 차례로 건식 식각한다. 이때, 식각 공정은 저밀도의 플라즈마를 사용하는 MERIE 타입의 건식 식각 장치를 사용하여 진행한다. 반사방지막(14), 폴리실리콘막(13) 및 산화막(12)을 식각하기에 적절한 식각 조건을 적용하여 각각의 막에 대한 식각 공정을 연속적으로 적용한다.
폴리실리콘막(13)에 대한 메인 식각 공정은 Cl2및 HBr 기체를 사용하여 진행한다. 메인 식각 공정을 통해 폴리실리콘막(13)을 일정량 식각한 후에는 하부 게이트 산화막(12)이 손상되는 것을 방지하기 위해 HBr 기체의 함량을 증가시키거나 O2기체를 첨가시키게 된다. 그러면, 게이트 산화막(12)에 대한 폴리실리콘막(13)의 식각선택비가 높아져 폴리실리콘막(13)이 식각될 때 게이트 산화막(12)이 피팅(pitting)되는 것을 방지할 수 있다.
그런데, O2기체는 포토레지스트 패턴(17)의 탄소 성분과 결합하여 쉽게 휘발되므로, 포토레지스트 패턴(17)을 식각마스크로 사용하는 경우에는 O2기체 첨가의 효과를 얻을 수 없게 된다. 따라서, 포토레지스트 패턴(17)이 형성된 경우에는 주로 HBr 기체의 함량을 증가시키는 방법을 사용한다.
한편, HBr 기체의 함량을 증가시키게 되면, 폴리실리콘막(13)을 식각할 때 발생하는 부산물인 SiBry가 식각되는 폴리실리콘막(13)의 측벽에 증착되어 보호막의 역할을 하므로, 수직 프로파일을 형성하는데 도움을 주게 된다. 그러나, 고밀도의 플라즈마를 사용하는 경우에 비해 공정 압력이 높은 MERIE 방식의 저밀도 플라즈마를 사용하는 경우, 이러한 보호막의 형성은 아웃 개싱(outgassing)의 부족을 유발하여 패턴의 바닥부에 테일(tail)을 형성하는 원인이 되기도 한다. 이러한 테일 형성으로 인해 게이트 패턴(20)의 측벽이 경사지게 형성되는 문제가 발생한다.
이후, 포토레지스트 패턴을 제거하면 게이트 산화막 패턴(12a), 게이트전극(13a) 및 반사방지막 패턴(14a)이 차례로 적층된 게이트 패턴(20)이 완성된다.
도 2는 종래 기술에 의해 제조된 게이트 패턴(20)의 프로파일을 보여주는 SEM 사진으로, 게이트 패턴(20)의 하부에 테일이 형성되어 게이트 패턴(20)의 측벽이 경사지게 형성되었음을 알 수 있다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, MERIE 타입의 건식 식각 장비를 사용하여 우수한 측벽 프로파일을 갖는 게이트 패턴을 형성하는 방법을 제공하는 데 그 목적이 있다.
도 1a 및 도 1b는 종래 기술에 의한 반도체 장치의 게이트 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2는 종래 기술에 의해 제조된 게이트 패턴의 프로파일을 보여주는 SEM 사진이다.
도 3a 및 3b는 본 발명의 실시예에 의한 반도체 장치의 게이트 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 실시예에 의해 제조된 게이트 패턴의 프로파일을 보여주는 SEM 사진이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판12, 102 : 게이트 산화막
13, 103 : 폴리실리콘막14, 104 : 반사방지막
20, 110 : 게이트 패턴
(구성)
상술한 목적을 달성하기 위하여 본 발명에 의한 반도체 장치의 게이트 패턴 형성 방법은, 반도체 기판 상에 게이트 산화막을 형성한다. 상기 게이트 산화막 상에 폴리실리콘막을 형성한다. 상기 폴리실리콘막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 폴리실리콘막 및 상기 게이트 산화막을 차례로 건식 식각하되, 상기 폴리실리콘막은 Cl2와 SF6기체 또는 CF4와 He/O2혼합 기체를 사용하여 식각한다. 그러면, 우수한 측벽 프로파일을 갖는 게이트 패턴을 형성할 수 있다.
본 발명에 있어서, 상기 식각 공정은 저밀도의 플라즈마를 형성하여 식각을 진행하는 MERIE(magnetically enhanced reactive ion etching) 타입의 식각 장치를사용하여 진행한다. 상기 식각 공정은 50 mTorr 이하의 압력 하에서 진행하고, 상기 Cl2와 SF6기체는 각각 100 sccm 이하 및 60 sccm 이하로 주입하고, 상기 CF4와 He/O2혼합 기체는 각각 100 sccm 이하 및 10 sccm 이하로 주입하는 것이 바람직하다.
또한, 상기 폴리실리콘막의 식각 공정은 상기 Cl2와 SF6기체 또는 상기 CF4와 He/O2혼합 기체를 사용하여 상기 폴리실리콘막의 일정량을 식각하는 제 1 단계 및 Cl2및 HBr 기체를 사용하여 상기 게이트 산화막과의 계면 부근의 상기 폴리실리콘막을 식각하는 제 2 단계로 진행하는 것이 바람직하다.
이에 더하여, 상기 폴리실리콘막 상에 반사방지막을 형성하는 단계를 더 포함하고, 상기 반사방지막은 실리콘산화질화막으로 형성하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 게이트 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 반도체 기판(100) 상에 게이트 산화막(102)을 형성한다. 게이트 산화막(102)은 예를 들어, 열산화막으로 형성하고, 50 Å 이하의 두께로 형성한다. 게이트 산화막(102) 상에 게이트 전극막인 폴리실리콘막(103)을 형성한다. 폴리실리콘막(103)은 2000 내지 3000 Å 정도의 두께로 형성하는 것이 바람직하다.폴리실리콘막(103) 상에 게이트 패턴을 형성하기 위한 후속 사진 공정에서 광원이 난반사되는 것을 방지하기 위한 반사방지막(104)을 형성한다. 반사방지막(104)은 예를 들어, 실리콘산화질화막(siliconoxynitride; SION)으로 형성한다.
반사방지막(104) 상에 포토레지스트막을 형성한 후 패터닝하여 게이트 패턴을 형성하기 위한 포토레지스트 패턴(107)을 형성한다. 이때, 포토레지스트 패턴(107)은 게이트 패턴의 선폭과 동일하게 형성된다. 예컨대, 0.25㎛ 이하의 선폭을 갖는 포토레지스트 패턴(107)을 형성한다.
도 3b를 참조하면, 포토레지스트 패턴(107)을 식각마스크로 사용하여 반사방지막(104), 폴리실리콘막(103) 및 게이트 산화막(102)을 차례로 건식 식각한다. 이때, 식각 공정은 저밀도 플라즈마원을 사용하여 식각을 진행하는 MERIE 타입의 식각 장치를 사용하여 진행한다. 반사방지막(104), 폴리실리콘막(103) 및 게이트 산화막(102)을 식각하기에 적절한 식각 조건, 즉 전력, 공정 압력 및 식각 기체 등의 조건을 적용하여 각각의 막을 연속적으로 식각한다. 예컨대, 실리콘산화질화막으로 형성된 반사방지막(104) 및 게이트 산화막(102)은 CF4기체를 사용하여 식각한다. 또한, 본 발명의 특징인 폴리실리콘막(103)에 대한 식각 공정은 2 단계의 공정으로 진행한다.
좀더 구체적으로 살펴보면, 우선, 산화막과 폴리실리콘막에 대한 식각선택비는 낮지만 기존의 식각 공정에 비해 폴리머의 생성량이 적은 식각 기체를 사용하여 폴리실리콘막(103)을 식각하는 제 1 단계의 식각 공정을 진행한다. 제 1 단계시의식각 기체는 Cl2및 SF6기체를 사용하거나 또는 CF4및 He/O2의 혼합 기체를 사용한다. 이때, 공정 압력이 너무 높으면, 식각 부산물들의 아웃 개싱이 원활하게 이루어지지 못하므로, 공정 압력은 50 mTorr 이하로 유지하는 것이 바람직하다. 또한, 식각 기체인 Cl2기체와 SF6기체의 주입량은 각각 100 sccm 이하 및 60 sccm 이하로 유지하고, CF4기체 및 He/O2의 혼합 기체의 주입량은 각각 100 sccm 이하 및 10 sccm 이하로 유지하여 식각 공정을 진행하는 것이 바람직하다.
제 1 단계의 식각 공정이 끝나면, 산화막에 대한 폴리실리콘막의 식각선택비가 높은 식각 기체를 사용하여 게이트 산화막(102)과의 계면 부근에 존재하는 폴리실리콘막(103)을 식각하는 제 2 단계 식각 공정을 진행한다. 제 2 단계시의 식각 기체는 Cl2및 HBr 기체를 사용한다. 이러한 제 2 단계 공정은 폴리실리콘막(103)이 식각되는 동안 게이트 산화막(102)에 식각 손상이 가해지는 것을 방지하기 위한 것이다. 이때, 공정 압력은 70 내지 200 mTorr 정도로 유지하고, 식각 기체인 Cl2기체 및 HBr 기체의 주입량은 각각 20 내지 100 sccm 정도 및 30 내지 150 sccm 정도로 한다.
이와 같은 식각 공정이 끝나면, 반사방지막(104) 상에 남아 있는 포토레지스트 패턴(107)을 산소 플라즈마 애싱 공정으로 제거한다. 이후, 포토레지스트 패턴(107)이 제거된 결과물 전면을 습식 세정 용액에 의해 세정하여 오염 물질들 및 포토레지스트막의 잔류물들을 완전히 제거한다. 그러면, 게이트 산화막패턴(102a), 게이트 전극(103a) 및 반사방지막 패턴(104a)이 차례로 적층된 게이트 패턴(110)이 완성된다.
도 4는 본 발명의 실시예에 의해 제조된 게이트 패턴을 보여주는 SEM 사진으로, 게이트 패턴(110)의 하부에 테일이 발생하지 않았으며, 우수한 측벽 프로파일을 갖는 게이트 패턴(110)이 형성되었음을 알 수 있다.
본 발명은 게이트 패턴을 형성하기 위한 폴리실리콘막의 식각 공정을 Cl2및 SF6기체 또는 CF4와 He/O2혼합 기체를 사용하는 제 1 단계 및 Cl2및 HBr 기체를 사용하는 제 2 단계로 진행함으로써, 게이트 산화막에 대한 식각 손상을 감소시키면서 측벽 프로파일이 우수한 게이트 패턴을 형성할 수 있다.

Claims (10)

  1. 반도체 기판 상에 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막 상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 폴리실리콘막 및 상기 게이트 산화막을 차례로 건식 식각하되, 상기 폴리실리콘막은 Cl2와 SF6기체 또는 CF4와 He/O2혼합 기체를 사용하여 식각하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 공정은 저밀도의 플라즈마를 형성하여 식각을 진행하는 MERIE(magnetically enhanced reactive ion etching) 타입의 식각 장치를 사용하여 진행하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 식각 공정은 50 mTorr 이하의 압력 하에서 진행하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 Cl2와 SF6기체는 각각 100 sccm 이하 및 60 sccm 이하로 주입하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 CF4와 He/O2혼합 기체는 각각 100 sccm 이하 및 10 sccm 이하로 주입하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 폴리실리콘막은 2000 내지 3000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 폴리실리콘막의 식각 공정은 상기 Cl2와 SF6기체 또는 상기 CF4와 He/O2혼합 기체를 사용하여 상기 폴리실리콘막의 일정량을 식각하는 제 1 단계 및 Cl2및 HBr 기체를 사용하여 상기 게이트 산화막과의 계면 부근의 상기 폴리실리콘막을 식각하는 제 2 단계로 진행하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 폴리실리콘막 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  9. 제 4 항에 있어서,
    상기 반사방지막은 실리콘산화질화막(siliconoxynitride; SION)으로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 포토레지스트 패턴의 선폭은 0.25 ㎛ 이하로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 패턴 형성 방법.
KR1020000073036A 2000-12-04 2000-12-04 반도체 장치의 게이트 패턴 형성 방법 KR20020043383A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073036A KR20020043383A (ko) 2000-12-04 2000-12-04 반도체 장치의 게이트 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073036A KR20020043383A (ko) 2000-12-04 2000-12-04 반도체 장치의 게이트 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20020043383A true KR20020043383A (ko) 2002-06-10

Family

ID=27679417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073036A KR20020043383A (ko) 2000-12-04 2000-12-04 반도체 장치의 게이트 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20020043383A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720473B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 반도체 트랜지스터의 제조 방법
KR100838370B1 (ko) 2006-03-31 2008-06-13 주식회사 하이닉스반도체 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720473B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 반도체 트랜지스터의 제조 방법
KR100838370B1 (ko) 2006-03-31 2008-06-13 주식회사 하이닉스반도체 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Similar Documents

Publication Publication Date Title
JP4034164B2 (ja) 微細パターンの作製方法及び半導体装置の製造方法
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
CN100517576C (zh) 半导体器件的制造方法
JP2004006902A (ja) 半導体デバイスおよびその製造方法
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
CN102099915A (zh) 采用双硬掩模涂层制造cmos图像传感器的方法
CN113035699B (zh) 半导体器件的制造方法
KR20020043383A (ko) 반도체 장치의 게이트 패턴 형성 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100410695B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100838483B1 (ko) 반도체 소자의 게이트 식각방법
KR100549583B1 (ko) 반도체소자의 게이트 제조방법
KR100265340B1 (ko) 반도체소자 제조방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR100609042B1 (ko) 반도체소자의 비트라인콘택홀 형성 방법
KR20040039776A (ko) 반도체소자의 게이트전극 형성방법
KR20040057080A (ko) 폴리머 프로세스를 이용한 ｓｔｉ 형성방법
KR20080084280A (ko) 반도체 소자의 게이트 형성 방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR20110076661A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination