KR100838394B1 - 하드마스크층을 이용한 반도체소자의 식각 방법 - Google Patents

하드마스크층을 이용한 반도체소자의 식각 방법 Download PDF

Info

Publication number
KR100838394B1
KR100838394B1 KR1020070000748A KR20070000748A KR100838394B1 KR 100838394 B1 KR100838394 B1 KR 100838394B1 KR 1020070000748 A KR1020070000748 A KR 1020070000748A KR 20070000748 A KR20070000748 A KR 20070000748A KR 100838394 B1 KR100838394 B1 KR 100838394B1
Authority
KR
South Korea
Prior art keywords
etching
hard mask
film
semiconductor device
pattern
Prior art date
Application number
KR1020070000748A
Other languages
English (en)
Inventor
유재선
오상록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070000748A priority Critical patent/KR100838394B1/ko
Priority to US11/801,657 priority patent/US7807574B2/en
Application granted granted Critical
Publication of KR100838394B1 publication Critical patent/KR100838394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/02—Locks or fastenings for special use for thin, hollow, or thin-metal wings
    • E05B65/025—Locks or fastenings for special use for thin, hollow, or thin-metal wings for lockers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B17/00—Accessories in connection with locks
    • E05B17/20—Means independent of the locking mechanism for preventing unauthorised opening, e.g. for securing the bolt in the fastening position
    • E05B17/2003—Preventing opening by insertion of a tool, e.g. flexible, between door and jamb to withdraw the bolt
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B47/0001—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof
    • E05B47/0012—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with rotary electromotors
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B49/00—Electric permutation locks; Circuits therefor ; Mechanical aspects of electronic locks; Mechanical keys therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각공정시 하드마스크의 손실을 줄이면서 수직단면의 프로파일을 얻을 수 있고, 선폭균일도를 확보할 수 있는 반도체소자의 식각 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 식각 방법은 피식각층을 형성하는 단계; 상기 피식각층 상에 하드마스크질화막을 형성하는 단계; 상기 하드마스크질화막 상에 비정질카본막패턴을 형성하는 단계; 상기 하드마스크질화막을 식각하여 하드마스크질화막패턴을 형성하는 단계; 상기 하드마스크질화막패턴을 포함한 구조를 세정(Cleaning)하는 단계(비정질카본막패턴과 하드마스크질화막패턴이 불용성(Insoluble)을 갖는 습식케미컬을 사용) 및 상기 비정질카본막패턴을 식각장벽으로 상기 피식각층을 식각하는 단계를 포함하고, 상술한 본 발명은 게이트 식각 공정 또는 비트라인식각 공정시 수직 단면의 프로파일 확보가 가능하고, 식각공정후 웨이퍼 내 잔류 하드마스크질화막의 균일도가 향상되며, 수직단면 프로파일에 의한 웨이퍼 내 선폭균일도를 향상시켜 랜딩플러그콘택 또는 스토리지노드콘택 공정에서 자기정렬콘택페일을 방지하여 수율 향상을 이룰 수 있다.
하드마스크층, 비정질카본, 불용성, 케미컬, 선폭

Description

하드마스크층을 이용한 반도체소자의 식각 방법{METHOD FOR ETCHING IN SEMICONDUCTOR DEVICE USING HARDMASK LAYER}
도 1a는 종래기술에 따른 게이트하드마스크질화막의 슬로프프로파일을 나타낸 도면.
도 1b는 종래기술에 따른 게이트전극 식각시 발생하는 게이트하드마스크질화막의 손실을 나타낸 도면.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 식각 방법을 도시한 도면.
도 3a 내지 도 3g는 본 발명의 실시예를 게이트 식각 공정에 적용한 경우의 공정 단면도.
도 4a 내지 도 4f는 본 발명의 실시예를 비트라인 식각 공정에 적용한 경우의 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
101 : 피식각층 102 : 질화막계 제1하드마스크층
103 : 카본계 제2하드마스크층 104 : 반사방지막
105 : 감광막패턴
본 발명은 반도체 제조 기술에 관한 것으로, 특히 하드마스크(Hard mask)를 이용한 반도체소자의 식각 방법에 관한 것이다.
반도체 소자의 제조 공정에서 게이트 형성에 있어 패턴크기(Pattern Size)가 좁아짐에 따라 게이트식각(Gate Etch) 및 랜딩플러그콘택식각(Landing Plug Contact Etch)시 게이트하드마스크질화막(Gate Hard Mask Nitride)의 손실(Loss)이증가되고, 자기정렬콘택페일(SAC Fail) 방지를 위해 랜딩플러그콘택식각후 최종적으로 잔류하는 게이트하드마스크질화막(Remain Gate HM Nitride)의 높이도 높아진다. 따라서, 게이트하드마스크질화막의 증착 두께가 매우 높아지게 됨으로써 게이트하드마스크질화막 식각시 게이트하드마스크질화막의 높이가 너무 높아 수직단면의 프로파일(Profile)을 구현하기가 어렵고 보잉(Bowing) 또는 슬로프프로파일(Slope Profile)을 갖기 때문에 웨이퍼 위치 별 보잉 또는 슬로프 각도 차이에 의해 웨이퍼 내 게이트선폭균일도(Gate Critical Dimension Uniformity)가 열화된다.
또한, 폴리실리콘, 텅스텐 등의 게이트전극 식각시 게이트하드마스크질화막 상부 식각장벽인 감광막을 제거하고 게이트하드마스크질화막을 식각장벽으로 게이트전극을 식각하게 되는데, 이는 게이트하드마스크질화막 식각시 발생하는 폴리머(Polymer)를 제거하여 게이트메탈 식각시 식각불량(Un-Etch) 또는 잔류 물(Residue)을 제거하기 위함이다.
그러나, 게이트하드마스크질화막을 식각장벽으로 텅스텐 등의 게이트전극을 식각하는 경우, 불소(Fluorine) 함유 식각 가스를 사용하게 되는데, 게이트하드마스크질화막에 대한 식각 선택비가 낮아 게이트하드마스크질화막의 손실이 크고 이에 따라 최초 증착시 게이트하드마스크질화막의 증착 두께를 높여야 한다.
도 1a는 종래기술에 따른 게이트하드마스크질화막의 슬로프프로파일을 나타낸 도면이고, 도 1b는 종래기술에 따른 게이트전극 식각시 발생하는 게이트하드마스크질화막의 손실을 나타낸 도면이다.
도 1a 및 도 1b에서, 기판(11) 상에 게이트절연막(12)을 형성하고, 게이트절연막(12) 상에 게이트전극(13)을 형성한다. 이어서, 게이트전극 상에 게이트하드마스크질화막(14)을 형성한 후 게이트 식각 공정을 진행한다.
도 1a에서는 게이트하드마스크질화막(14)의 식각프로파일이 슬로프(Slope)를 가짐을 나타내고 있고, 도 1b에서는 게이트전극(13) 식각시 게이트하드마스크질화막(14)이 손실(Loss)됨을 나타내고 있다.
도 1a 및 도 1b에서 나타나는 문제점은 하드마스크(비트라인하드마스크질화막)를 사용하는 비트라인 등의 식각공정에서도 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 식각공정시 하드마스크의 손실을 줄이면서 수직단면의 프로파일을 얻을 수 있는 반도 체소자의 식각 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 선폭균일도를 확보할 수 있는 반도체소자의 식각 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 식각 방법은 피식각층 상에 질화막계 제1하드마스크층을 형성하는 단계; 상기 제1하드마스크층 상에 카본계 제2하드마스크층패턴을 형성하는 단계; 상기 제2하드마스크층패턴을 식각장벽으로 상기 제1하드마스크층을 식각하여 제1하드마스크층패턴을 형성하는 단계; 상기 제1하드마스크층패턴 형성시 발생된 식각폴리머를 제거하기 위한 세정(Cleaning)을 진행하는 단계; 및 상기 제2하드마스크층패턴을 식각장벽으로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 하며, 상기 세정은 상기 제1 및 제2하드마스크층패턴이 불용성(Insoluble)을 갖는 습식케미컬을 사용하는 것을 특징으로 하고, 상기 습식케미컬은 BOE(NF4F:HF), APM(NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬을 이용하며, 상기 세정케미컬에 SPM(H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가하는 것을 특징으로 하고, 상기 제2하드마스크층패턴은 비정질카본막패턴(Amorphous carbon pattern)으로 형성하고, 상기 제1하드마스크층은 실리콘질화막(Si3N4)으로 형성하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 식각 방법은 피식각층을 형성하는 단계; 상기 피식각층 상에 하드마스크질화막을 형성하는 단계; 상기 하드마스크질화막 상에 비정질카본막패턴을 형성하는 단계; 상기 하드마스크질화막을 식각하여 하드마스크질화막패턴을 형성하는 단계; 상기 하드마스크질화막패턴 형성시 발생된 식각폴리머를 제거하기 위한 세정(Cleaning)을 진행하는 단계; 및 상기 비정질카본막패턴을 식각장벽으로 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체소자의 식각 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 식각이 이루어질 피식각층(101)을 준비한다. 여기서, 피식각층(101)은 폴리실리콘막 또는 금속막일 수 있으며, 금속막은 W, WN, WSix, Ti, TiN 또는 TiSix 중에서 선택된 적어도 어느 하나이다.
이어서, 식각이 이루어질 피식각층(101) 상에 질화막계 제1하드마스크층(102)을 형성한 후, 제1하드마스크층(102) 상에 카본계 제2하드마스크층(103)을 형성한다. 일예로, 제1하드마스크층(102)은 실리콘질화막(Si3N4)이며, 제2하드마스크층(103)은 비정질카본막(Amorphous Carbon)이다.
이어서, 제2하드마스크층(103) 상에 반사방지막(Anti Reflective Coating layer, 104)을 형성한 후, 반사방지막(104) 상에 감광막 도포, 노광 및 현상을 진행하여 감광막패턴(PR pattern, 105)을 형성한다. 반사방지막(104)은 노광공정시 난반사를 방지하기 위한 것으로서, SiON막으로 형성한다.
도 2b에 도시된 바와 같이, 감광막패턴(105)을 식각장벽으로 하여 반사방지막(104)과 제2하드마스크층(103)을 식각한다. 따라서, 감광막패턴(105)의 선폭과 동일한 선폭의 반사방지막패턴(104A)과 제2하드마스크층패턴(103A)이 형성된다. 한편, 제2하드마스크층(103) 식각시 감광막패턴(105)은 소모되어 잔류하지 않을 수 있다.
바람직하게, 카본계 물질인 제2하드마스크층(103) 식각시에는 N2, O2 및 H2 가스를 사용하므로써 식각모양이 수직 프로파일(Vertical profile, V1)을 갖는 제2하드마스크층패턴(103A)을 형성한다.
도 2c에 도시된 바와 같이, 반사방지막패턴(104A)과 제2하드마스크층패턴(103A)을 식각장벽으로 제1하드마스크층(102)을 식각하여 제1하드마스크층패턴(102A)을 형성한다. 이때, 제1하드마스크층(102) 식각시 상부의 반사방지막패턴(104A)은 제거되고, 제2하드마스크층패턴(103A)만 일정 두께로 잔류한다. 그리고, 식각된 구조에는 식각폴리머(Etch polymer, 106)가 형성된다.
바람직하게, 질화막계 물질인 제1하드마스크층(102) 식각시에는 CF4 또는 C2F6 중에서 선택된 CF계 가스, CHF3와 같은 CHF계 가스, O2 및 Ar 가스를 사용하므로써, 식각모양이 수직프로파일(V2)을 갖는 제1하드마스크층패턴(102A)을 형성한 다. 따라서, 제2하드마스크층패턴(103A)과 제1하드마스크층패턴(102A)은 식각모양이 모두 수직프로파일(V1, V2)을 갖는다.
도 2d에 도시된 바와 같이, 세정(Cleaning) 공정을 실시하여 후속 식각공정시 식각장벽역할을 하는 제2하드마스크층패턴(103A)은 그대로 남기고 식각폴리머(106)만 선택적으로 제거한다.
식각폴리머를 제거하기 위한 세정공정은 BOE(Buffed Oxide Etchant, NF4F:HF), APM(Ammonium Hydroxide-Peroxide Mixture, NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬(Cleaning Chemical)을 이용한다. 또한, 세정케미컬 이용한 세정 공정시에 SPM(Sulfuric acid-Peroxide Mixure, H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가할 수 있다.
이와 같은 세정케미컬을 사용하여 세정공정을 진행할 때, 제2하드마스크층패턴(103A)이 카본계 물질이므로, 카본계 물질은 전술한 세정케미컬에 의해 용해되지 않는 불용성(Insoluble)을 갖는다. 따라서, 식각폴리머(106)만 선택적으로 제거할 수 있고, 이로써 후속 식각공정시 식각폴리머(106)에 의한 식각불량(Un-Etch) 또는 잔류물(Residue)의 발생을 방지할 수 있다. 아울러, 전술한 케미컬들에 의해서 질화막 물질인 제1하드마스크층패턴(102A)도 용해되지 않는다.
도 2e에 도시된 바와 같이, 남아있는 제2하드마스크층패턴(103A)을 식각장벽으로 피식각층(101)을 식각하여 패턴(101A)을 형성한다. 이때, 패턴(101A)의 식각이 완료된 후에 제2하드마스크층패턴(103A)은 일정두께가 소모된 '103B'로 잔류한 다.
피식각층(101) 식각시 제2하드마스크층패턴(103B)이 하부의 제1하드마스크층패턴(102A)을 보호하기 때문에 제1하드마스크층패턴(102A)의 두께 손실은 발생하지 않는다. 이로써, 최초 증착시 제1하드마스크층(102)의 증착두께를 감소시킬 수 있고, 이처럼 낮은 두께는 제1하드마스크층(102) 식각시 수직프로파일(도 2c의 'V2')의 프로파일을 얻게 한다.
결과적으로, 웨이퍼 내 패턴(101A)의 선폭균일도(Critical Dimension Uniformity)를 향상시킬 수 있다.
후속 공정으로, 도 2f에 도시된 바와 같이, 남아있는 제2하드마스크층패턴(103B)을 제거한다. 제2하드마스크층패턴(103B)이 카본계 물질이므로, 산소(O2) 가스를 이용한 감광막 스트립(PR Strip) 조건으로 제거한다.
위와 같은 질화막계 제1하드마스크층과 카본계 제2하드마스크층을 이용한 식각방법은 게이트 식각 공정 및 비트라인 식각공정에 적용될 수 있다.,
도 3a 내지 도 3g는 본 발명의 실시예를 게이트 식각 공정에 적용한 경우의 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(21) 상부에 게이트절연막(22)을 형성한다. 여기서, 도시하지 않았지만, 게이트절연막(22) 형성전에 기판(21)에는 소자분리막이 형성될 수 있고, 리세스게이트(Recess gate) 구조를 사용하는 경우에는 리세스패턴이 형성되어 있을 수도 있다.
이어서, 게이트절연막(22) 상에 게이트폴리실리콘막(Gate poly silicon, 23)을 형성하고, 게이트폴리실리콘막(23) 상에 게이트금속막(Gate metal, 24)을 형성한다. 이때, 게이트금속막(24)은 W, WN, WSix, Ti, TiN 또는 TiSix 중에서 선택된 적어도 어느 하나일 수 있으며, 도시하지 않았지만 게이트폴리실리콘막(23)과 게이트금속막(24) 사이에는 확산방지막(Diffusion barrier)이 개재될 수 있다. 예컨대, 확산방지막은 티타늄막, 티타늄질화막 또는 텅스텐질화막을 포함하거나, 이들의 복합구조이다.
이어서, 게이트금속막(24) 상에 제1하드마스크층으로서 게이트하드마스크질화막(Gate hard mask nitride, 25)을 형성한다.
여기서, 게이트하드마스크질화막(25)은 후속 게이트식각공정시 손실이 발생하지 않으므로(이유는 후술함), 게이트식각공정후 자기정렬콘택페일을 방지하기 위해 남겨야하는 높이의 낮은 두께로 형성한다. 바람직하게, 게이트하드마스크질화막(25)은 실리콘질화막이다.
이어서, 게이트하드마스크질화막(25) 상에 제2하드마스크층으로서 비정질카본막(26)을 형성하고, 비정질카본막(26) 상에 SiON막(27)을 형성한다. 여기서, SiON막(27)은 후속 노광공정시 난반사를 방지하기 위한 반사방지막이다.
이어서, SiON막(27) 상에 감광막을 도포하고 노광 및 현상을 진행하여 게이트마스크패턴(28)을 형성한다.
도 3b에 도시된 바와 같이, 게이트마스크패턴(28)을 식각장벽으로 하여 SiON 막(27)과 비정질카본막(26)을 식각한다. 따라서, 게이트마스크패턴(28)의 선폭과 동일한 선폭의 SiON막패턴(27A)과 비정질카본막패턴(26A)이 형성된다. 한편, 비정질카본막(26) 식각시 게이트마스크패턴(28)은 소모되어 잔류하지 않을 수 있다.
바람직하게, 비정질카본막(26) 식각시에는 N2, O2 및 H2 가스를 사용하므로써 식각모양이 수직 프로파일(Vertical profile, V1)을 갖는 비정질카본막패턴(26A)을 형성한다.
도 3c에 도시된 바와 같이, SiON막패턴(27A)과 비정질카본막패턴(26A)을 식각장벽으로 게이트하드마스크질화막(25)을 식각하여 게이트하드마스크질화막패턴(25A)을 형성한다. 이때, 게이트하드마스크질화막(25) 식각시 상부의 SiON막패턴(27A)은 제거되고, 비정질카본막패턴(26A)만 일정 두께로 잔류한다. 그리고, 식각된 구조에는 식각폴리머(Etch polymer, 29)가 형성된다.
바람직하게, 질화막계 물질인 게이트하드마스크질화막(25) 식각시에는 CF4 또는 C2F6 중에서 선택된 CF계 가스, CHF3와 같은 CHF계 가스, O2 및 Ar 가스를 사용하므로써, 식각모양이 수직프로파일(V2)을 갖는 게이트하드마스크질화막패턴(25A)을 형성한다. 따라서, 비정질카본막패턴(26A)과 게이트하드마스크질화막패턴(25A)은 식각모양이 모두 수직프로파일(V1, V2)을 갖는다.
도 3d에 도시된 바와 같이, 세정(Cleaning) 공정을 실시하여 후속 식각공정시 식각장벽역할을 하는 비정질카본막패턴(26A)은 그대로 남기고 식각폴리머(29)만 선택적으로 제거한다.
식각폴리머(29)를 제거하기 위한 세정공정은 BOE(Buffed Oxide Etchant, NF4F:HF), APM(Ammonium Hydroxide-Peroxide Mixture, NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬(Cleaning Chemical)을 이용한다. 또한, 세정케미컬 이용한 세정 공정시에 SPM(Sulfuric acid-Peroxide Mixure, H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가할 수 있다.
이와 같은 세정케미컬을 사용하여 세정공정을 진행할 때, 비정질카본막패턴(26A)이 카본계 물질이므로, 카본계 물질은 전술한 세정케미컬에 의해 용해되지 않는 불용성(Insoluble)을 갖는다. 따라서, 식각폴리머(29)만 선택적으로 제거할 수 있고, 이로써 후속 식각공정시 식각폴리머(29)에 의한 식각불량(Un-Etch) 또는 잔류물(Residue)의 발생을 방지할 수 있다. 아울러, 전술한 케미컬들에 의해서 질화막 물질인 게이트하드마스크질화막패턴(25A)도 용해되지 않는다.
도 3e에 도시된 바와 같이, 남아있는 비정질카본막패턴(26A)을 식각장벽으로 게이트금속막(24)을 식각하여 게이트금속막패턴(24A)을 형성한다.
게이트금속막(24) 식각시 비정질카본막패턴(26A)이 하부의 게이트하드마스크질화막패턴(25A)을 보호하기 때문에 게이트하드마스크질화막패턴(25A)의 두께 손실은 발생하지 않는다. 이로써, 최초 증착시 게이트하드마스크질화막(25)의 증착두께를 감소시킬 수 있는 것이고, 이처럼 낮은 두께는 게이트하드마스크질화막(25) 식각시 수직프로파일(도 3c의 'V2')의 프로파일을 얻게 한다.
바람직하게, 게이트금속막(24)의 식각은, ICP(Inductively Coupled Plasma), DPS(Decoupled Plasma Source) 또는 ECR(Electron Cyclon Resonance)와 같은 고밀도(High Density) 플라즈마 식각 장치에서 식각가스로 BCl3, CxFy(예, C4F8), NFx(예, NF3), SFx(예, SF6) 또는 Cl2 중에서 선택된 어느 하나의 가스를 사용하거나 또는 이들 중 적어도 두 가스가 혼합된 혼합가스를 사용한다. BCl3, CxFy(예, C4F8), NFx(예, NF3), SFx(예, SF6) 가스를 사용할 때는 그 유량을 10∼50sccm로 하고, Cl2 가스를 사용할 때는 그 유량을 50∼200sccm으로 한다.
그리고, 게이트금속막(24)의 식각모양이 수직프로파일을 갖도록 하기 위해 다음과 같이 식각조건을 추가로 조절한다.
먼저, ICP 또는 DPS와 같은 고밀도 플라즈마 식각 장치는 소스파워(Source Power)를 500∼2000W로 사용하고, 아울러 O2(1∼20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가한다.
그리고, ECR과 같은 고밀도플라즈마 식각 장치는 마이크로웨이브(Microwave Power)를 1000∼3000W로 사용 하고 O2(1∼20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가한다.
계속해서, 비정질카본막패턴(26A)을 식각장벽으로 게이트폴리실리콘막(23)을 일부 식각하여 게이트폴리실리콘막패턴(23A)을 한다. 이때, 게이트폴리실리콘 막(23)의 일부 식각이 완료된 후에 비정질카본막패턴(26A)은 일정두께가 소모된 '26B'로 잔류한다. 바람직하게, 게이트폴리실리콘막(23) 식각시, Cl2 또는 HBr 가스를 사용한다.
도 3f에 도시된 바와 같이, 남아있는 비정질카본막패턴(26B)을 제거한다. 비정질카본막패턴(26B)이 카본계 물질이므로, 산소(O2) 가스를 이용한 감광막 스트립(PR Strip) 조건으로 제거한다.
이어서, 전면에 보호막(30)을 캡핑(Capping)한다. 이때, 보호막(30)은 질화막이며, 보호막(30)은 후속 산화공정시 게이트금속막패턴(24A)이 이상산화되는 것을 방지하기 위한 것이다.
도 3g에 도시된 바와 같이, 보호막(30)을 선택적으로 식각하여 패턴측벽에만 스페이서(30A) 형태로 잔류시키고, 연속해서 게이트절연막(22)이 노출될때까지 게이트폴리실리콘막패턴(23A)을 식각한다. 이로써, 최종적으로 형성되는 게이트폴리실리콘막패턴(23B)은 "
Figure 112007000757437-pat00001
" 모양이 된다.
바람직하게, 보호막(30) 식각은 전면식각(Blanket etch)을 사용하며, 식각가스는 NF3, CF4, SF6, Cl2, O2, Ar, He, HBr 또는 N2중에서 선택된 적어도 두가지 가스의 혼합가스를 사용한다.
그리고, 게이트폴리실리콘막패턴(23A) 식각시, 게이트절연막(22)에 대한 식각 선택비를 높이기 위해 Cl2, O2, HBr 및 N2 가스의 혼합가스를 사용한다.
그리고, 게이트폴리실리콘막패턴(23A) 식각후에는 세정공정을 진행한다. 이 때, 세정공정은 솔벤트(Solvent), BOE(Buffered Oxide Etcher) 및 물(H2O)과 함께 오존(Ozone) 가스를 이용한 세정을 진행한다. 여기서, 세정공정은 용기(Bath)에 담그거나(Dipping), 스핀형(Spin Type)으로 회전하는 방식으로 세정하거나, 또는 두가지 방법을 혼용하여 진행할 수 있다.
상술한 도 3a 내지 도 3g에서는 게이트폴리실리콘막 일부 식각, 보호막 증착 및 나머지 게이트폴리실리콘막 식각의 순서로 진행하였으나, 보호막 없이 게이트폴리실리콘막을 한 번에 식각하는 게이트 식각 공정에도 본 발명은 적용이 가능하다.
도 4a 내지 도 4f는 본 발명의 실시예를 비트라인 식각 공정에 적용한 경우의 공정 단면도이다.
도 4a에 도시된 바와 같이, 기판(31) 상부에 배리어금속막(Barrier metal, 32)을 형성한다. 여기서, 기판(31)은 절연막이거나 또는 비트라인콘택일 수 있다. 그리고, 배리어금속막(32)은 티타늄(Ti), 티타늄질화막(TiN) 또는 티타늄과 티타늄질화막의 적층일 수 있다.
이어서, 배리어금속막(32) 상에 비트라인금속막(Bitline metal, 33)을 형성한다. 이때, 비트라인금속막(33)은 텅스텐막(W)이다.
이어서, 비트라인금속막(33) 상에 제1하드마스크층으로서 비트라인하드마스크질화막(Bitline hard mask nitride, 34)을 형성한다.
여기서, 비트라인하드마스크질화막(34)은 후속 비트라인 식각공정시 손실이 발생하지 않으므로(이유는 후술함), 비트라인식각공정후 자기정렬콘택페일을 방지 하기 위해 남겨야하는 높이의 낮은 두께로 형성한다. 바람직하게, 게이트하드마스크질화막(34)은 실리콘질화막이다.
이어서, 비트라인하드마스크질화막(34) 상에 제2하드마스크층으로서 비정질카본막(35)을 형성하고, 비정질카본막(35) 상에 SiON막(36)을 형성한다. 여기서, SiON막(36)은 후속 노광공정시 난반사를 방지하기 위한 반사방지막이다.
이어서, SiON막(36) 상에 감광막을 도포하고 노광 및 현상을 진행하여 비트라인마스크패턴(37)을 형성한다.
도 4b에 도시된 바와 같이, 비트라인마스크패턴(37)을 식각장벽으로 하여 SiON막(36)과 비정질카본막(35)을 식각한다. 따라서, 비트라인마스크패턴(37)의 선폭과 동일한 선폭의 SiON막패턴(36A)과 비정질카본막패턴(35A)이 형성된다. 한편, 비정질카본막(35) 식각시 비트라인마스크패턴(37)은 소모되어 잔류하지 않을 수 있다.
바람직하게, 비정질카본막(35) 식각시에는 N2, O2 및 H2 가스를 사용하므로써 식각모양이 수직 프로파일(Vertical profile, V11)을 갖는 비정질카본막패턴(35A)을 형성한다.
도 4c에 도시된 바와 같이, SiON막패턴(36A)과 비정질카본막패턴(35A)을 식각장벽으로 비트라인하드마스크질화막(34)를 식각하여 비트라인하드마스크질화막패턴(34A)을 형성한다. 이때, 비트라인하드마스크질화막(34) 식각시 상부의 SiON막패턴(36A)은 제거되고, 비정질카본막패턴(35A)만 일정 두께로 잔류한다. 그리고, 식각된 구조에는 식각폴리머(Etch polymer, 38)가 형성된다.
바람직하게, 질화막계 물질인 비트라인하드마스크질화막(34) 식각시에는 CF4 또는 C2F6 중에서 선택된 CF계 가스, CHF3와 같은 CHF계 가스, O2 및 Ar 가스를 사용하므로써, 식각모양이 수직프로파일(V12)을 갖는 비트라인하드마스크질화막패턴(34A)을 형성한다. 따라서, 비정질카본막패턴(35A)과 비트라인하드마스크질화막패턴(34A)은 식각모양이 모두 수직프로파일(V11, V12)을 갖는다.
도 4d에 도시된 바와 같이, 세정(Cleaning) 공정을 실시하여 후속 식각공정시 식각장벽역할을 하는 비정질카본막패턴(35A)은 그대로 남기고 식각폴리머(38)만 선택적으로 제거한다.
식각폴리머(38)를 제거하기 위한 세정공정은 BOE(Buffed Oxide Etchant, NF4F:HF), APM(Ammonium Hydroxide-Peroxide Mixture, NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬(Cleaning Chemical)을 이용한다. 또한, 세정케미컬 이용한 세정 공정시에 SPM(Sulfuric acid-Peroxide Mixure, H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가할 수 있다.
이와 같은 세정케미컬을 사용하여 세정공정을 진행할 때, 비정질카본막패턴(35A)이 카본계 물질이므로, 카본계 물질은 전술한 세정케미컬에 의해 용해되지 않는 불용성(Insoluble)을 갖는다. 따라서, 식각폴리머(38)만 선택적으로 제거할 수 있고, 이로써 후속 식각공정시 식각폴리머(38)에 의한 식각불량(Un-Etch) 또는 잔류물(Residue)의 발생을 방지할 수 있다. 아울러, 전술한 케미컬들에 의해서 질 화막 물질인 비트라인하드마스크질화막패턴(34A)도 용해되지 않는다.
도 4e에 도시된 바와 같이, 남아있는 비정질카본막패턴(35A)을 식각장벽으로 비트라인금속막(33)을 식각하여 비트라인금속막패턴(33A)을 형성한다.
비트라인금속막(33) 식각시 비정질카본막패턴(35A)이 하부의 비트라인하드마스크질화막패턴(34A)을 보호하기 때문에 비트라인하드마스크질화막패턴(34A)의 두께 손실은 발생하지 않는다. 이로써, 최초 증착시 비트라인하드마스크질화막(34)의 증착두께를 감소시킬 수 있는 것이고, 이처럼 낮은 두께는 비트라인하드마스크질화막(34) 식각시 수직프로파일(도 4c의 'V12')의 프로파일을 얻게 한다.
바람직하게, 비트라인금속막(33)의 식각은, ICP(Inductively Coupled Plasma), DPS(Decoupled Plasma Source) 또는 ECR(Electron Cyclon Resonance)와 같은 고밀도(High Density) 플라즈마 식각 장치에서 식각가스로 BCl3, CxFy(예, C4F8), NFx(예, NF3), SFx(예, SF6) 또는 Cl2 중에서 선택된 어느 하나의 가스를 사용하거나 또는 이들 중 적어도 두 가스가 혼합된 혼합가스를 사용한다. BCl3, CxFy(예, C4F8), NFx(예, NF3), SFx(예, SF6) 가스를 사용할 때는 그 유량을 10∼50sccm로 하고, Cl2 가스를 사용할 때는 그 유량을 50∼200sccm으로 한다.
그리고, 비트라인금속막(33)의 식각모양이 수직프로파일을 갖도록 하기 위해 다음과 같이 식각조건을 추가로 조절한다.
먼저, ICP 또는 DPS와 같은 고밀도 플라즈마 식각 장치는 소스파워(Source Power)를 500∼2000W로 사용하고, 아울러 O2(1∼20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가한다.
그리고, ECR과 같은 고밀도플라즈마 식각 장치는 마이크로웨이브(Microwave Power)를 1000∼3000W로 사용 하고 O2(1∼20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가한다.
계속해서, 비정질카본막패턴(35A)을 식각장벽으로 배리어금속막(32)을 식각한다. 이때, 배리어금속막(32) 식각은 비트라인금속막(33) 식각과 동일한 조건을 사용할 수 있다.
도 4f에 도시된 바와 같이, 남아있는 비정질카본막패턴(35B)을 제거한다. 비정질카본막패턴(35B)이 카본계 물질이므로, 산소(O2) 가스를 이용한 감광막 스트립(PR Strip) 조건으로 제거한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 게이트 식각 공정 또는 비트라인식각 공정시 수직 단면의 프로파일 확보가 가능하고, 식각공정후 웨이퍼 내 잔류 하드마스크질화막의 균일도가 향상되며, 수직단면 프로파일에 의한 웨이퍼 내 선폭균일도를 향상시켜 랜딩플러그콘택 또는 스토리지노드콘택 공정에서 자기정렬콘택페일을 방지하여 수율 향상을 이룰 수 있다.
또한, 낮은 두께의 하드마스크질화막으로 식각 공정을 실시하기 때문에 식각공정의 마진을 증가시켜 수율 항샹을 이룰 수 있다.

Claims (33)

  1. 피식각층 상에 질화막계 제1하드마스크층을 형성하는 단계;
    상기 제1하드마스크층 상에 카본계 제2하드마스크층패턴을 형성하는 단계;
    상기 제2하드마스크층패턴을 식각장벽으로 상기 제1하드마스크층을 식각하여 제1하드마스크층패턴을 형성하는 단계;
    상기 제1하드마스크층패턴 형성시 발생된 식각폴리머를 제거하기 위한 세정(Cleaning)을 진행하는 단계; 및
    상기 제2하드마스크층패턴을 식각장벽으로 상기 피식각층을 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  2. 제1항에 있어서,
    상기 세정은,
    상기 제1 및 제2하드마스크층패턴이 불용성(Insoluble)을 갖는 습식케미컬을 사용하는 반도체소자의 식각 방법.
  3. 제2항에 있어서,
    상기 습식케미컬은,
    BOE(NF4F:HF), APM(NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬을 이용하는 반도체소자의 식각 방법.
  4. 제3항에 있어서,
    상기 세정케미컬에 SPM(H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가하는 반도체소자의 식각 방법.
  5. 제1항에 있어서,
    상기 제2하드마스크층패턴은,
    비정질카본막패턴(Amorphous carbon pattern)으로 형성하는 반도체소자의 식각 방법.
  6. 제5항에 있어서,
    상기 비정질카본막패턴을 형성하는 단계는,
    비정질카본막을 형성하는 단계;
    상기 비정질카본막 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 감광막패턴을 형성하는 단계; 및
    상기 반사방지막과 비정질카본막을 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  7. 제6항에 있어서,
    상기 비정질카본막을 식각하는 단계는,
    N2, O2 및 H2 가스를 사용하는 반도체소자의 식각 방법.
  8. 제1항에 있어서,
    상기 제1하드마스크층은, 실리콘질화막(Si3N4)으로 형성하는 반도체소자의 식각 방법.
  9. 제8항에 있어서,
    상기 제1하드마스크층패턴을 형성하는 단계는,
    CF계 가스, CHF계 가스, O2 및 Ar 가스를 사용하는 반도체소자의 식각 방법.
  10. 제1항에 있어서,
    상기 피식각층은, 금속막, 폴리실리콘막 또는 폴리실리콘막과 금속막의 적층인 반도체소자의 식각 방법.
  11. 피식각층을 형성하는 단계;
    상기 피식각층 상에 하드마스크질화막을 형성하는 단계;
    상기 하드마스크질화막 상에 비정질카본막패턴을 형성하는 단계;
    상기 하드마스크질화막을 식각하여 하드마스크질화막패턴을 형성하는 단계;
    상기 하드마스크질화막패턴 형성시 발생된 식각폴리머를 제거하기 위한 세정(Cleaning)을 진행하는 단계; 및
    상기 비정질카본막패턴을 식각장벽으로 상기 피식각층을 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  12. 제11항에 있어서,
    상기 세정은,
    상기 비정질카본막패턴과 상기 하드마스크질화막패턴이 불용성(Insoluble)을 갖는 습식케미컬을 사용하는 반도체소자의 식각 방법.
  13. 제12항에 있어서,
    상기 습식케미컬은,
    BOE(NF4F:HF), APM(NH4OH:H2O2:H2O), 불산(HF) 또는 오존(Ozone) 중에서 선택된 어느 하나의 세정케미컬을 이용하는 반도체소자의 식각 방법.
  14. 제13항에 있어서,
    상기 세정케미컬에 SPM(H2SO4: H2O2) 또는 솔벤트(Solvent)를 첨가하는 반도체소자의 식각 방법.
  15. 제11항에 있어서,
    상기 비정질카본막패턴을 형성하는 단계는,
    비정질카본막을 형성하는 단계;
    상기 비정질카본막 상에 반사방지막을 형성하는 단계;
    상기 반사방지막 상에 감광막패턴을 형성하는 단계; 및
    상기 반사방지막과 비정질카본막을 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  16. 제15항에 있어서,
    상기 반사방지막은 SiON막으로 형성하는 반도체소자의 식각 방법.
  17. 제15항에 있어서,
    상기 비정질카본막을 식각하는 단계는,
    N2, O2 및 H2 가스를 사용하는 반도체소자의 식각 방법.
  18. 제11항에 있어서,
    상기 하드마스크질화막은, 실리콘질화막(Si3N4)으로 형성하는 반도체소자의 식각 방법.
  19. 제18항에 있어서,
    상기 하드마스크질화막패턴을 형성하는 단계는,
    CF계 가스, CHF계 가스, O2 및 Ar 가스를 사용하는 반도체소자의 식각 방법.
  20. 제11항에 있어서,
    상기 피식각층은,
    W, WN, 텅스텐실리사이드, Ti, TiN 또는 티타늄실리사이드 중에서 선택된 적어도 어느 하나의 금속막을 포함하는 반도체소자의 식각 방법.
  21. 제20항에 있어서,
    상기 금속막의 식각은,
    ICP(Inductively Coupled Plasma), DPS(Decoupled Plasma Source) 또는 ECR(Electron Cyclon Resonance)와 같은 고밀도(High Density) 플라즈마 식각 장치에서 진행하는 반도체소자의 식각 방법.
  22. 제21항에 있어서,
    상기 금속막 식각시,
    식각가스로 BCl3, CF계 가스, NF계 가스, SF계 가스 또는 Cl2 중에서 선택된 어느 하나의 가스를 사용하거나 또는 이들 중 적어도 두 가스가 혼합된 혼합가스를 사용하는 반도체소자의 식각 방법.
  23. 제22항에 있어서,
    상기 BCl3, CF계 가스, NF계 가스, SF계 가스는 그 유량을 10∼50sccm로 하고, 상기 Cl2 가스는 그 유량을 50∼200sccm으로 하는 반도체소자의 식각 방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서,
    상기 ICP 또는 DPS와 같은 고밀도 플라즈마 식각 장치를 이용한 상기 금속막의 식각은,
    소스파워(Source Power)를 500∼2000W로 사용하고, O2(1∼20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가하여 진행하는 반도체소자의 식각 방법.
  25. 제21항 내지 제23항 중 어느 한 항에 있어서,
    상기 ECR과 같은 고밀도플라즈마 식각 장치를 이용한 상기 금속막의 식각은,
    마이크로웨이브(Microwave Power)를 1000∼3000W로 사용 하고 O2(1∼ 20sccm), N2(1∼100sccm), Ar(50∼200sccm) 또는 He(50∼200sccm) 중에서 선택된 어느 하나의 첨가가스를 첨가하거나 또는 이들 첨가가스 중 적어도 두 가스를 혼합하여 첨가하여 진행하는 반도체소자의 식각 방법.
  26. 제11항에 있어서,
    상기 피식각층 식각 후 세정공정을 진행하는 단계를 더 포함하는 반도체소자의 식각 방법.
  27. 제26항에 있어서,
    상기 세정공정은 솔벤트(Solvent), BOE(Buffered Oxide Etcher) 및 물(H2O)과 함께 오존(Ozone) 가스를 이용한 세정을 진행하는 반도체소자의 식각 방법.
  28. 제27항에 있어서,
    상기 세정공정은 용기(Bath)에 담그거나(Dipping), 스핀형(Spin Type)으로 회전하는 방식으로 세정하거나, 또는 두가지 방법을 혼용하여 진행하는 반도체소자의 식각 방법.
  29. 제11항에 있어서,
    상기 피식각층은,
    게이트폴리실리콘막과 게이트금속막의 순서로 적층된 게이트 구조 또는 배리어금속막과 비트라인금속막의 순서로 적층된 비트라인구조인 반도체소자의 식각 방법.
  30. 제29항에 있어서,
    상기 게이트 구조를 식각하는 단계는,
    상기 게이트금속막을 식각하는 단계; 및
    상기 게이트폴리실리콘막을 한 번에 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  31. 제29항에 있어서,
    상기 게이트 구조를 식각하는 단계는,
    상기 게이트금속막을 식각하는 단계;
    상기 게이트폴리실리콘막의 일부를 식각하는 단계;
    전면에 보호막을 형성하는 단계;
    상기 보호막을 선택적으로 식각하여 스페이서 형태로 잔류시키는 단계; 및
    상기 게이트폴리실리콘막의 나머지 부분을 식각하는 단계
    를 포함하는 반도체소자의 식각 방법.
  32. 제31항에 있어서,
    상기 보호막은, 질화막으로 형성하는 반도체소자의 식각 방법.
  33. 제32항에 있어서,
    상기 보호막의 식각은 전면식각(Blanket etch)을 사용하는 반도체소자의 식각 방법.
KR1020070000748A 2007-01-03 2007-01-03 하드마스크층을 이용한 반도체소자의 식각 방법 KR100838394B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070000748A KR100838394B1 (ko) 2007-01-03 2007-01-03 하드마스크층을 이용한 반도체소자의 식각 방법
US11/801,657 US7807574B2 (en) 2007-01-03 2007-05-10 Etching method using hard mask in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000748A KR100838394B1 (ko) 2007-01-03 2007-01-03 하드마스크층을 이용한 반도체소자의 식각 방법

Publications (1)

Publication Number Publication Date
KR100838394B1 true KR100838394B1 (ko) 2008-06-13

Family

ID=39584622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000748A KR100838394B1 (ko) 2007-01-03 2007-01-03 하드마스크층을 이용한 반도체소자의 식각 방법

Country Status (2)

Country Link
US (1) US7807574B2 (ko)
KR (1) KR100838394B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934836B1 (ko) 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR20120122707A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 장치의 홀 패턴 제조 방법
WO2016133673A1 (en) * 2015-02-16 2016-08-25 Applied Materials, Inc. Gate electrode material residual removal process

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929798B2 (en) * 2005-12-07 2011-04-19 Micron Technology, Inc. Method and apparatus providing noise reduction while preserving edges for imagers
US7915129B2 (en) * 2009-04-22 2011-03-29 Polar Semiconductor, Inc. Method of fabricating high-voltage metal oxide semiconductor transistor devices
US8809199B2 (en) 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
US8871108B2 (en) * 2013-01-22 2014-10-28 Tel Fsi, Inc. Process for removing carbon material from substrates
US8963156B2 (en) 2013-02-22 2015-02-24 Micron Technology, Inc. Semiconductor devices including WiSX
JP6153755B2 (ja) * 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN107527799A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种图案化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007789B1 (en) * 1993-12-08 1997-05-16 Hynudai Electronics Co Micropattern formation of semiconductor elements
KR20050058916A (ko) * 2003-12-13 2005-06-17 삼성전자주식회사 패턴 형성 방법
KR20060010932A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR20060127250A (ko) * 2004-03-12 2006-12-11 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844267B1 (en) * 1997-10-22 2005-01-18 Interuniversitair Micro-Elektronica Centrum Anisotropic etching of organic-containing insulating layers
WO1999046810A1 (fr) * 1998-03-12 1999-09-16 Hitachi, Ltd. Procede permettant de traiter la surface d'un echantillon
KR100316028B1 (ko) * 1999-12-22 2001-12-13 박종섭 메모리소자의 메탈 전극 형성방법
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
KR100539158B1 (ko) * 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
DE102005020060B4 (de) * 2005-04-29 2012-02-23 Advanced Micro Devices, Inc. Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
KR100723506B1 (ko) * 2005-10-11 2007-05-30 삼성전자주식회사 다중 포토리소그라피 공정을 이용한 미세 패턴 형성 방법
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7662721B2 (en) * 2006-03-15 2010-02-16 Infineon Technologies Ag Hard mask layer stack and a method of patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007789B1 (en) * 1993-12-08 1997-05-16 Hynudai Electronics Co Micropattern formation of semiconductor elements
KR20050058916A (ko) * 2003-12-13 2005-06-17 삼성전자주식회사 패턴 형성 방법
KR20060127250A (ko) * 2004-03-12 2006-12-11 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법
KR20060010932A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934836B1 (ko) 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR20120122707A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 장치의 홀 패턴 제조 방법
KR101708375B1 (ko) 2011-04-29 2017-02-21 에스케이하이닉스 주식회사 반도체 장치의 홀 패턴 제조 방법
WO2016133673A1 (en) * 2015-02-16 2016-08-25 Applied Materials, Inc. Gate electrode material residual removal process
US9640385B2 (en) 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process

Also Published As

Publication number Publication date
US20080160771A1 (en) 2008-07-03
US7807574B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
US9508560B1 (en) SiARC removal with plasma etch and fluorinated wet chemical solution combination
KR100744068B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20060073699A1 (en) Method for fabricating semiconductor device
KR100954107B1 (ko) 반도체 소자의 제조방법
US20050260843A1 (en) Device and method to eliminate shorting induced by via to metal misalignment
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
KR100888200B1 (ko) 반도체소자의 전도 패턴 형성 방법
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
JP2002198362A (ja) Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR100585001B1 (ko) 캐패시터의 제조 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR100733459B1 (ko) 반도체 소자 제조 방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR101073130B1 (ko) 반도체소자의 자기정렬콘택 형성 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20060113297A (ko) 에스티에이알 공정을 이용한 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee