KR20050058916A - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR20050058916A
KR20050058916A KR1020030090941A KR20030090941A KR20050058916A KR 20050058916 A KR20050058916 A KR 20050058916A KR 1020030090941 A KR1020030090941 A KR 1020030090941A KR 20030090941 A KR20030090941 A KR 20030090941A KR 20050058916 A KR20050058916 A KR 20050058916A
Authority
KR
South Korea
Prior art keywords
pattern
film
photoresist film
silicon
amorphous carbon
Prior art date
Application number
KR1020030090941A
Other languages
English (en)
Other versions
KR100510558B1 (ko
Inventor
홍진
김현우
정명호
민경진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0090941A priority Critical patent/KR100510558B1/ko
Priority to JP2004360422A priority patent/JP2005175500A/ja
Priority to US11/010,602 priority patent/US20050214694A1/en
Publication of KR20050058916A publication Critical patent/KR20050058916A/ko
Application granted granted Critical
Publication of KR100510558B1 publication Critical patent/KR100510558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

비정질 탄소막 및 실리콘 포토레지스트막을 이용한 패턴 형성 방법을 개시한다. 본 발명에 따른 패턴 형성 방법은, 기판 상의 재료층 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계와, 상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계와, 상기 실리콘 포토레지스트막 패턴을 식각 마스크로 하여 상기 반사 방지막 및 비정질 탄소막을 선택적으로 식각함으로써 비정질 탄소막 패턴을 형성하는 단계와, 상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 기판 상의 재료층을 선택적으로 식각함으로써 상기 기판 상의 재료층에 패턴을 형성하는 단계를 포함한다.

Description

패턴 형성 방법{Method for forming pattern}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히, 비정질 탄소막(amorphous carbon layer)과 실리콘 포토레지스막(Si-photoresist layer)을 이용한 반도체 장치의 패턴 형성 방법에 관한 것이다.
반도체 장치의 고집적화 및 고성능화가 진행됨에 따라 반도체 장치의 제조에 사용되는 재료 또는 공정 기술에 대한 요구도가 매우 높아지고 있다. 특히, 반도체 기판 상에 형성된 여러 층 또는 영역들에 미세 패턴을 형성하는 공정에 대한 요구 사항이 매우 강화되고 있다. 반도체 장치의 제조에 있어서, 패턴의 형성은 통상 포토리소그래피라고 하는 공정을 통해 구현된다. 예를 들어, 패턴이 형성될 재료층 상에, 식각 마스크로서의 하드 마스크층, 반사 방지막 및 포토레지스트막을 적층한 후, 노광, 현상, 식각, 애싱(ashing) 및 스트립(strip) 공정을 수행하여 상기 재료층에 원하는 패턴을 형성할 수 있다. 이러한 포토리소그래피 공정을 통해 고집적화되고 고성능화된 소자를 보다 정밀하고 효율적으로 제조하기 위해 다양한 공정 기술과 재료들이 개발되고 있다.
현재 반도체 장치의 제조 공정에서 사용하고 있는 비정질 탄소막/실리콘 산화질화막(SiON)/반사 방지막/포토레지스트막의 다층 구조는 82nm 급 반도체 장치 등 서브 마이크론(sub-micron) 이하의 고집적 반도체 장치의 미세 패턴을 형성하기 위해 사용되고 있다. 이러한 다층 구조는 비정질 탄소막 아래에 있는 기판 상의 재료층(예를 들어, 산화막 또는 질화막 등)을 정밀하게 패터닝하기 위해 사용된다. 즉, 노광 및 현상 공정을 통해 형성된 포토레지스트막 패턴은 반사 방지막 및 SiON막으로 전사되고 SiON막 패턴을 식각 마스크로 사용하여 상기 패턴을 비정질 탄소막에 전사시킴으로써 기판 상의 재료층을 패터닝하기 위한 식각 마스크로서 비정질 탄소막 패턴을 형성한다. 이와 같이 형성된 비정질 탄소막 패턴을 통해 그 아래의 재료층을 선택적으로 식각한 후 잔여 비정질 탄소막 및 불순물을 제거하도록 애싱 및 스트립 공정을 실시함으로써 상기 재료층에 원하는 패턴을 정밀하게 형성하게 된다. 미국특허 제 6,573,030호에는 비정질 탄소막을 식각 마스크로 사용하여 기판 상의 재료층을 패터닝하는 방법을 개시하고 있다. 상기 미국특허에 개시된 바와 같이, 비정질 탄소막은 반사 방지막으로도 사용될 수 있으나, 산화물 또는 질화물을 미세하게 패터닝하는 데 적합한 식각 마스크로도 사용될 수 있다.
이러한 종래의 비정질 탄소막을 이용한 패턴 형성 방법에서, SiON막은 내성이 강한 비정질 탄소막을 식각하기 위한 식각 마스크로 사용된다. 아크릴레이트 구조(acrylate structure)를 갖는 기존의 포토레지스트막으로는 내성이 강한 비정질 탄소막을 식각하기 위한 식각 마스크로 사용할 수 없기 때문에 비정질 탄소막을 식각하기 위한 하드 마스크로서 SiON막이 필요한 것이다.
그런데, 상기와 같이 기판 상의 재료층 상에 비정질 탄소막 및 SiON막이 증착된 구조에서는, 비정질 탄소막 패턴을 이용하여 재료층을 식각한 후 후속의 애싱 및 스트립 처리를 실시하게 되면 웨이퍼의 가장자리에 해당하는 베벨(bevel) 부위에서 SiON막이 리프팅(lifting)되는 문제점이 발생한다.
도 1 내지 도 6c는 종래의 비정질 탄소막/SiON막/반사방지막/포토레지스트막의 적층 구조를 이용한 패턴 형성 방법을 설명하기 위한 단면도들이다
먼저, 도 1을 참조하면, 기판(1) 상에 패터닝될 재료층, 예를 들어, 실리콘 질화막(5)이 형성되어 있고 그 위에 실리콘 질화막(5)을 패터닝하기 위한 비정질 탄소막(6)/SiON막(7)/반사 방지막(8)/포토레지스트막(9)의 적층 구조가 형성되어 있다. 이 때 미세 패턴 형성을 위해 사용되는 포토레지스트막(9)은 ArF 노광용 포토레지스트막으로서 아크릴레이트 구조로 되어 있다.
다음으로, 도 2a에 도시된 바와 같이, 노광 및 현상 공정을 통해 포토레지스트막 패턴(9a)을 형성한다. 이 때 실질적으로 패턴이 형성되지 않는 웨이퍼 가장자리, 즉 베벨 부위의 단면 상태가 도 2b에 도시되어 있다. 도 2b에 도시된 바와 같이, 베벨 부위에서는 기판(1) 상에 실리콘 질화막(5), 비정질 탄소막(6) 및 SiON막(7)이 형성되어 있다. 베벨 부위에서는 패턴을 형성하지 않기 때문에, 포토레지스트막이 필요하지 않다. 따라서, 기판 전면에 포토레지스트막을 도포한 후에는 베벨 부위에 형성된 포토레지스트막 부분을 제거하여 후속 공정에서 파티클 오염원으로 작용하지 않도록 한다.
다음으로, 도 3에 도시된 바와 같이, 포토레지스트막 패턴(9a)을 통해 아래의 반사 방지막(8) 및 SiON막(7)을 선택적으로 식각하여 반사 방지막 패턴(8a) 및 SiON막 패턴(7a)을 형성한다. 그 후, 도 4에 도시된 바와 같이, 상기 SiON막 패턴(7a)을 식각 마스크로 하여 비정질 탄소막(6)을 선택적으로 식각함으로써 비정질 탄소막 패턴(6a)을 형성한다. 이 비정질 탄소막 패턴(6a)은 그 아래의 실리콘 질화막(5)을 미세하게 패터닝하는 데 적합한 하드 마스크막으로서의 역할을 수행할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 비정질 탄소막 패턴(6a)을 식각 마스크로 하여 실리콘 질화막(5)을 선택적으로 식각함으로써 실리콘 질화막 패턴(5a)을 형성한다. 그 후, 도 6a에 도시된 바와 같이, 잔여 비정질 탄소막 및 불순물을 제거하도록 애싱 및 스트립 처리를 실시한다. 애싱 처리는 O2 또는 N2 플라즈마를 이용하여 잔여 불순물 등을 제거해주는 공정인데, 비정질 탄소막은 이러한 애싱 처리에 의해 쉽게 제거될 수 있다.
그런데, 이와 같이 애싱 및 스트립 처리를 실행하는 과정에서 웨이퍼 베벨 부위에서 SiON막이 리프팅되는 문제가 발생한다. 도 6b는 실리콘 질화막(5)을 식각하고 애싱 처리를 실시한 후의 웨이퍼 베벨 부위의 단면도를 나타낸다. 도 6b에 도시된 바와 같이, 애싱 처리에 의해 베벨 부위의 배면에서 비정질 탄소막(6)의 일부가 제거될 수 있다. 이는 애싱 처리시 O2 또는 N2 플라즈마가 베벨 부위의 배면에서 SiON막(7)과 기판(1)사이로 침투하여 비정질 탄소막(6)을 식각시키기 때문이다. 이와 같은 상황에서 습식에 의한 스트립(wet strip) 처리를 하게 되면, 도 6c에 도시된 바와 같이, 베벨 부위의 배면에 있는 SiON막의 일부(7')가 떨어져 나가는 리프팅 현상이 발생될 수 있다. 이는 비정질 탄소막(6)이 제거된 베벨 부위의 배면에 있는 SiON막(7)은 기계적으로 매우 불안정하여 스트립 처리시 약액의 유동에 의한 스트레스를 받아 쉽게 떨어져 나갈 수 있기 때문이다. 이러한 SiON막의 리프팅 현상을 방지하기 위해서 비정질 탄소막을 증착한 후 SiON막을 형성하기 전에 베벨 부위의 비정질 탄소막을 제거해주는 웨이퍼 엣지 처리 공정을 수행할 수 있다. 그러나, 이러한 웨이퍼 엣지 처리 공정에 의해 추가적인 공정 시간과 비용이 발생하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위한 것으로서, 웨이퍼 베벨 부위에서 SiON막의 리프팅 현상이 발생되지 않고 SiON막의 리프팅 현상을 방지하기 위한 웨이퍼 엣지 처리 공정 등 추가적인 공정도 필요로 하지 않는 비정질 탄소막을 이용한 패턴 형성 방법을 제공하는 것이다. 또한, SiON막의 증착 및 SiON막의 식각 공정을 생략하여 패턴 형성을 위한 공정수를 감소시킴으로써 반도체 장치의 양산성을 증가시키고 제조 비용을 절감시키게 하는 패턴 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 패턴 형성 방법은, 기판 상의 재료층 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계와, 상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계와, 상기 실리콘 포토레지스트막 패턴을 식각 마스크로 하여 상기 반사 방지막 및 비정질 탄소막을 선택적으로 식각함으로써 비정질 탄소막 패턴을 형성하는 단계와, 상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 기판 상의 재료층을 선택적으로 식각함으로써 상기 기판 상의 재료층에 패턴을 형성하는 단계를 포함한다. 본 발명의 패턴 형성 방법은, 실리콘 산화막, 실리콘 질화막 또는 폴리실리콘막을 패터닝하는 데에 사용될 수 있다.
본 발명의 패턴 형성 방법에 의하면, 상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계 후에, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 단계를 더 포함할 수 있다. 또한, 상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 기판 상의 재료층을 선택적으로 식각함으로써 상기 기판 상의 재료층에 패턴을 형성하는 단계 후에, 애싱 및 스트립 처리를 실시하는 단계를 더 포함할 수 있다.
본 발명의 패턴 형성 방법에서 사용하는 상기 실리콘 포토레지스트막은 C, H, O 및 Si를 주성분으로 함유하고 사다리 형태의 망구조를 갖는다. 이러한 구조를 갖는 실리콘 포토레지스트막은 내성이 강한 비정질 탄소막을 패터닝하기 위한 식각 마스크로 적합하다. 상기 실리콘 포토레지스트막은 KrF, ArF 또는 F2 노광용의 포토레지스트막일 수 있다.
본 발명의 패턴 형성 방법에서, 상기 실리콘 포토레지스트막 패턴은 배선을 형성하기 위한 패턴일 수 있다. 또한, 상기 실리콘 포토레지스트막 패턴은 콘택 또는 비아을 형성하기 위한 패턴일 수도 있다. 그 외에도, 상기 실리콘 포토레지스트막 패턴은 트렌치를 형성하기 위한 패턴일 수 있으며, 특히, 다마신 공정의 트렌치를 형성하기 위한 패턴일 수 있다.
상기 비정질 탄소막의 식각시 식각 가스로는 산소 라디칼을 만들 수 있는 O2, HeO2 또는 N2O 을 사용하는 것이 바람직하며, 상기 식각 가스에 첨가제로서 N2, He, HBr, Ar 또는 Ne 을 더 첨가할 수 있다. 또한, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시킬 때 산화용 가스로는 O2, HeO2 또는 N2O 를 사용하는 것이 바람직하며, 상기 산화용 가스에 N2, He, Ar 또는 Ne을 더 첨가할 수 있다. 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 공정과 상기 반사막 및 비정질 탄소막을 식각하는 공정은 동일한 챔버 내에서 인시츄로 실시할 수도 있다.
본 발명에 따른 패턴 형성 방법은, 기판 상에 형성된 장벽 금속층 및 배선용 금속층으로부터 미세한 패턴을 갖는 금속 배선을 얻는 데에 사용될 수 있다. 예를 들어, 상부에 Ti/TiN으로 된 장벽 금속층 및 배선용 텅스텐층이 형성된 기판에 대해 본 발명에 따른 패턴 형성 방법을 적용하여 30nm의 선폭을 갖는 텅스텐 배선 패턴을 형성할 수 있다.
비정질 탄소막을 식각 마스크로 사용하는 종래의 패턴 형성 방법에서는, 내성이 강한 비정질 탄소막을 식각하기 위한 식각 마스크로서 SiON막 패턴을 이용하고 있으나, 본 발명에서는 SiON막 패턴을 사용하지 않고, 대신 실리콘 포토레지스트막 패턴을 이용한다. 즉, 실리콘 포토레지스트막 패턴을 사용하여 직접 비정질 탄소막을 선택적으로 식각함으로써 비정질 탄소막의 패턴을 형성한다. 본래 실리콘 포토레지스트막은 그 밑에 있는 노볼락(novolak) 등의 유기물층(organic layer)을 패터닝하는 데에 사용되어 왔다. 실리콘 포토레지스트막은, 주성분으로 C, H, O 이외에 Si를 함유한 포토레지스트막으로서 사다리 형태의 망구조를 가지고 있다. 본 발명은 실리콘 포토레지스트막이 비정질 탄소막에 대한 식각 마스크로 양호하게 사용될 수 있다는 원리를 이용한 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 다음에 예시되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 보호 범위가 다음에 설명되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서, 층 및 영역들의 크기는 설명의 명료성을 위하여 과장된 것일 수 있다.
도 7 내지 도 12는 본 발명의 일 실시예에 따라 실리콘 질화막 패턴을 형성하는 방법을 설명하기 위한 단면도들이다. 이에 의해 형성되는 실리콘 질화막 패턴은 그 아래에 있는 W 등의 금속층을 패터닝하여 배선 패턴을 형성하는 데에 사용될 수 있다.
먼저, 도 7을 참조하면, 반도체 기판 위에 형성된 SiO2로 된 층간 절연막(101) 상에 Ti/TiN으로 된 장벽 금속층(102), W으로 된 배선용 금속층(103) 및 실리콘 질화막(105)을 형성한 후, 비정질 탄소막(106), 반사 방지막(108) 및 실리콘 포토레지스트막(109)을 순차 형성한다. 비정질 탄소막(106)은 예를 들어, 1000 내지 5000Å 정도의 두께로 형성할 수 있고, 반사 방지막(108)은 예를 들어, 200 내지 600Å 정도의 두께로 형성할 수 있으며, 실리콘 포토레지스트막(109)은 예를 들어, 500 내지 2000Å의 두께로 형성할 수 있다. 이 때 사용하는 실리콘 포토레지스트막(109)으로는 KrF 또는 ArF 용의 포토레지스트막을 사용할 수 있다. 또한, 광원(light source)이 ArF 에서 F2로 변화한다 하더라도, F2용 실리콘 포토레지스트막이 이미 개발되어 있기 때문에 F2를 광원으로 사용하는 경우에도 본 발명이 용이하게 적용될 수 있다.
다음으로, 도 8을 참조하면, 노광 및 현상 공정을 통해 실리콘 포토레지스트막(109)을 패터닝하여 실리콘 포토레지스트막 패턴(109a)을 형성한다. 그 후, 도 9에 도시된 바와 같이, 비정질 탄소막 식각시 비정질 탄소막의 식각 선택비가 향상될 수 있도록 O2 플라즈마에서 실리콘 포토레지스트막 패턴(109a)의 표면을 예비 산화(pre-oxidation)시켜 포토레지스트막 표면 상에 산화막(110)을 형성한다.
이러한 예비 산화 공정에서 사용되는 산화용 가스로는 O2, HeO2 또는 N2 O를 사용할 수 있고, 산화용 가스에 N2, He, Ar 또는 Ne 등이 첨가될 수 있다. 예비 산화 공정에 사용되는 설비로는 플라즈마 방식의 설비를 사용할 수 있으며, 특히, 이중 주파수(dual frequency)에 전력을 분리할 수 있는 고밀도 플라즈마(High Density Plasma; HDP) 또는 이중 주파수 플라즈마(dual frequency plasma) 소스형의 설비를 사용할 수 있다. 예비 산화시 산화 속도를 높이기 위해 척(chuck)에 걸리는 전력은 0 내지 50 W로 하고, 예비 산화 설비의 소스 부위 및 상단(top) 부위에 걸리는 전력은 300 W 내지 1500 W로 하는 것이 바람직하다. 예비 산화 시간은 5초 내지 30초 정도로 하는 것이 바람직하다. 실리콘 포토레지스트막(109)의 두께가 충분하다면 상기 포토레지스트막 패턴(109a)의 표면을 예비 산화시키는 공정을 생략하더라도 무방하다.
다음으로, 도 10을 참조하면, 표면이 예비 산화된 실리콘 포토레지스트막 패턴(109a)을 식각 마스크로 하여 반사 방지막(108) 및 비정질 탄소막(106)을 선택적으로 식각한다. 이에 의하여 원하는 형태의 비정질 탄소막 패턴(106a)을 얻게 된다. 비정질 탄소막(106)의 식각시 식각 가스로는 산소 라디칼(oxygen radical)을 만들 수 있는 O2, HeO2 또는 N2O 을 사용할 수 있으며, 첨가제로 N 2, He, HBr, Ar 또는 Ne 등을 상기 식각 가스에 첨가할 수 있다. 전술한 실리콘 포토레지스트막 패턴(109a)의 예비 산화 공정과 비정질 탄소막(106)의 식각 공정은 동일한 챔버에서 인시츄(in-situ)로 진행할 수 있다.
다음으로, 도 11을 참조하면, 비정질 탄소막 패턴(106a)을 식각 마스크로 하여 실리콘 질화막(105)을 선택적으로 건식 식각하여 실리콘 질화막 패턴(105a)을 형성한다. 이 때 비정질 탄소막 패턴(106a) 상에 형성되어 있던 반사 방지막 패턴(108a) 및 실리콘 포토레지스트막 패턴(109a)도 함께 제거될 수 있다.
다음으로, 도 12를 참조하면, 남아 있는 비정질 탄소막 패턴(106a) 및 불순물을 제거하도록 애싱 및 습식 스트립 처리를 실시한다. 그 후에는 실리콘 질화막 패턴(105a)을 이용하여 그 아래에 있는 배선용 금속층(103) 및 장벽 금속층(102)를 패터닝하여 금속 배선 패턴을 형성할 수 있다.
도 13은 본 발명의 일 실시예에 따라 형성된 비정질 탄소막 패턴의 단면을 나타내는 주사 전자 현미경(SEM) 사진이다. 도 13을 참조하면, 실리콘 질화막(105) 상에 비정질 탄소막 패턴, 반사 방지막 패턴 및 실리콘 포토레지스트막 패턴이 형성되어 있다. 도 13으로부터 알 수 있는 바와 같이, 비정질 탄소막 패턴의 두께(H1; 예를 들어 약 2000Å)가 실리콘 포토레지스트막 패턴의 두께(H3; 예를 들어 약 600Å) 및 반사 방지막 패턴의 두께(H2; 예를 들어, 약 300 Å)에 비하여 상대적으로 크다 하더라도 비정질 탄소막 패턴이 매우 정교하게 형성될 수 있다.
도 14는 도 13의 비정질 탄소막 패턴을 이용하여 형성한 텅스텐(W) 배선 패턴의 단면을 나타내는 주사 전자 현미경 사진이다. 도 14를 참조하면, SiO2 로 된 층간 절연막(101) 상에 Ti/TiN으로 된 장벽 금속층 패턴(102a), W로 된 배선 패턴(103a) 및 실리콘 질화막 패턴(105a)이 형성되어 있다. 상기 장벽 금속층 패턴(102a) 및 배선 패턴(103a)은 비정질 탄소막 패턴(도 13의 참조부호 'H1' 참조)을 이용해 형성한 실리콘 질화막 패턴(105a)을 식각 마스크로 하여 패터닝함으로써 형성된 것이다. 이 주사 전자 현미경 사진에서 보여지는 배선 패턴(103a)은 30 nm 선폭의 초미세 텅스텐 배선을 이룬다. 도 14로부터 알 수 있는 바와 같이, 본 발명의 패턴 형성 방법에 따르면 미세한 배선 패턴을 매우 정교하게 형성할 수 있다.
본 발명에 의한 패턴 형성 방법은 배선 패턴을 형성할 때 뿐만 아니라 콘택 패턴 또는 비아 패턴을 형성할 때도 사용할 수 있다.
도 15 내지 도 18은 본 발명의 다른 실시예에 따라 비아(via) 패턴을 형성하는 방법을 설명하기 위한 단면도들이다. 본 실시예는 로직(logic) 회로부에 적용될 수 있는 비아 패턴의 형성 방법에 관한 것이다.
먼저, 도 15를 참조하면, 기판(201) 상의 하부 절연막(202) 내에 형성된 Cu 배선(203) 상에 제 1 식각 저지막(50), 금속간 절연막(204) 및 제 2 식각 저지막(60)이 형성되어 있다. 이와 같은 단면 구조를 갖는 결과물로부터 비아 패턴을 형성하기 위해, 제 2 식각 저지막(60) 상에 비정질 탄소막(206), 반사 방지막(208) 및 실리콘 포토레지스트막을 순차 형성한 후, 노광 및 현상 공정 등을 통해 비아홀 형성을 위한 실리콘 포토레지스트막 패턴(209a)을 형성한다. 이 때 사용하는 실리콘 포토레지스트막은 사용되는 광원에 따라 KrF, ArF 또는 F2 용의 실리콘 포토레지스트막일 수 있다.
다음으로, 도 16에 도시된 바와 같이, 실리콘 포토레지스트막 패턴(209a)을 이용하여 반사 방지막(208) 및 비정질 탄소막(206)을 선택적으로 식각함으로써 비정질 탄소막 패턴(206a)을 형성한다. 비정질 탄소막(206)의 식각시 식각 가스로는 산소 라디칼을 만들 수 있는 O2, HeO2 또는 N2O 을 사용할 수 있으며, 첨가제로 N2, He, HBr, Ar 또는 Ne 등을 상기 식각 가스에 첨가할 수 있다. 도 9를 참조하여 이미 설명한 바와 같이, 본 실시예에서도 반사 방지막(208) 및 비정질 탄소막(206)을 식각하기 전에 실리콘 포토레지스트막 패턴(209a)의 표면을 예비 산화시키는 공정을 추가할 수도 있다. 이러한 예비 산화 공정을 추가하는 경우에는 예비 산화 공정과 비정질 탄소막(206)의 식각 공정을 동일한 챔버에서 인시츄로 진행할 수 있다.
다음으로, 도 17에 도시된 바와 같이, 비정질 탄소막 패턴(206a)을 식각 마스크로 사용하여 제 2 식각 저지막(60) 및 층간 절연막(204)을 이방성 건식 식각함으로써 금속간 절연막(204)에 비아홀(210)을 형성한다. 그 후, 도 18에 도시된 바와 같이, 남아 있는 비정질 탄소막 패턴(206a) 및 불순물을 제거하도록 애싱 및 습식 스트립 처리를 실시한다. 그 다음에는 노출된 제 1 식각 저지막(50)을 식각 한 후, 비아홀을 매립하도록 Cu 를 증착하고 CMP로 평탄화한다(미도시). 이로써 Cu 배선(203)과 접하는 비아 패턴이 형성된다.
본 발명에 따른 패턴 형성 방법은 다마신(damascene) 공정에서의 트렌치 패턴 형성에도 적용될 수 있다. 도 19 내지 도 24는 본 발명의 또 다른 실시예에 따라 다마신 공정의 트렌치 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
먼저, 도 19를 참조하면, 기판(301) 상의 하부 절연막(302) 내에 형성된 Cu 배선(303) 상에 식각 저지막(70), 금속간 절연막(304) 및 캡핑막(80)이 순차 형성되어 있다. 또한, 금속 절연막(304) 내에 형성되어 있는 비아홀에는 SOG (Spin-On Glass)등의 유동성 산화막(305)이 완전히 매립되어 캡핑막(80)의 상면을 도포하고 있다. 이와 같은 단면 구조를 갖는 결과물로부터 다마신 공정의 트렌치 패턴을 형성하기 위해, 유동성 산화막(305) 상에 비정질 탄소막(306), 반사 방지막(308) 및 실리콘 포토레지스트막을 순차 형성한 후 노광 및 현상 공정을 통해 실리콘 포토레지스트막 패턴(309a)을 형성한다.
다음으로, 도 20을 참조하면, 실리콘 포토레지스트막 패턴(309a)을 식각 마스크로 하여 반사 방지막(308) 및 비정질 탄소막(306)을 선택적으로 식각함으로써 비정질 탄소막 패턴(306a)을 형성한다. 도 9를 참조하여 이미 설명한 바와 같이, 본 실시예에서도 반사 방지막(308) 및 비정질 탄소막(306)을 식각하기 전에 실리콘 포토레지스트막 패턴(309a)의 표면을 예비 산화시키는 공정을 추가할 수도 있다.
다음으로, 도 21을 참조하면, 비정질 탄소막 패턴(306a)을 식각 마스크로 하여 유동성 산화막(305), 캡핑막(80)을 이방성 건식 식각함으로써 트렌치(310)를 형성한다. 그 후, 도 22에 도시된 바와 같이, 남아 있는 비정질 탄소막 패턴(306a) 및 불순물을 제거하도록 애싱 및 습식 스트립 처리를 실시한다.
다음으로, 도 23을 참조하면, 캡핑막(80a)상에 남아 있는 유동성 산화막(305a) 및 트렌치(310) 아래에 남아 있는 유동성 산화막(305b)을 습식 처리에 의해 제거하여 트렌치(310)와 연결된 비아홀을 형성한다. 그 후, 도 24에 도시된 바와 같이, 캡핑막(80a)을 식각 마스크로 하여 건식 식각함으로써 Cu 배선(303) 상의 식각 저지막(70)을 선택적으로 제거한다. 이에 따라 Cu 배선(303)을 노출시키는 비아홀 및 트렌치 패턴이 형성된다. 그 다음에, 비아홀 및 트렌치(310)를 Cu 막으로 매립한 후 평탄화함으로써 Cu 배선 구조를 완성하게 된다.
이상 설명한 바와 같이, 본 발명에 따른 패턴 형성 방법에서는, 기판 상의 재료층에 패턴을 형성하기 위한 식각 마스크로서 비정질 탄소막 패턴을 사용하되, 비정질 탄소막 상에 SiON막 등 중간층을 개재시키지 않는다. 즉, 실리콘 포토레지스트막 패턴을 통해 직접 비정질 탄소막을 패터닝함으로써 SiON막을 도입시킬 필요가 없다. 이에 따라, SiON막의 증착 및 SiON막의 식각 공정을 생략할 수 있고, 후속의 애싱 및 습식 스트립 처리시 웨이퍼 베벨 부위에서의 리프팅 현상이 발생되지 않게 된다. 따라서, 본 발명에서 실리콘 포토레지스트막 패턴은 비정질 탄소막을 식각하기 위한 식각 마스크로 사용되며, 선택적인 식각에 의해 형성된 비정질 탄소막 패턴은 기판 상의 재료층에 미세한 패턴을 형성할 수 있게 하는 식각 마스크로 사용되는 것이다.
이상 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. 예를 들어, 본 발명에 따른 패턴 형성 방법에 의해 패터닝할 수 있는 기판 상의 재료층은 이미 설명한 실리콘 질화막, 실리콘 산화막 뿐만 아니라 폴리실리콘층 등이 될 수도 있다.
상술한 바와 같이, 본 발명에 의하면, 실리콘 포토레지스트막 패턴을 통하여 반사 방지막 및 비정질 탄소막 패턴을 형성하고 비정질 탄소막 패턴을 식각 마스크로 하여 그 아래의 재료층에 원하는 패턴을 형성함으로써 상기 재료층에 미세한 패턴을 정교하게 형성하게 된다. 이에 따라, 비정질 탄소막 위에 SiON막 등의 중간층을 도입할 필요가 없어 SiON막의 증착 공정 및 SiON막의 식각 공정을 생략할 수 있으며, 추가적인 웨이퍼 엣지 처리 공정을 할 필요 없이 베벨 부위에서의 SiON막의 리프팅 현상을 방지할 수 있게 된다. 또한, 패턴 형성 공정의 공정수 감소로 반도체 장치의 제조 비용 및 시간을 절감할 수 있고 양산성을 증가시킬 수 있게 된다.
도 1 내지 도 6c는 종래의 비정질 탄소층/SiON막/반사방지막/포토레지스트막의 적층 구조를 이용한 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 12는 본 발명의 일 실시예에 따라 실리콘 질화막 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 일 실시예에 따라 형성된 비정질 탄소막 패턴의 단면을 나타내는 주사 전자 현미경(SEM) 사진이다.
도 14는 도 13의 비정질 탄소막 패턴을 이용하여 형성한 텅스텐(W) 배선 패턴의 단면을 나타내는 주사 전자 현미경 사진이다.
도 15 내지 도 18은 본 발명의 다른 실시예에 따라 비아(via) 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 19 내지 도 24는 본 발명의 또다른 실시예에 따라 다마신 공정의 트렌치 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
6, 106, 206, 306: 비정질 탄소막 7: SiON막
8, 108, 208, 308: 반사 방지막 9: 포토레지스트막
109, 209, 309: 실리콘 포토레지스트막 5, 105: 실리콘 질화막
50, 60, 70: 식각 저지막 80: 캡핑막
1, 201, 301: 기판 101: 층간 절연막
102: 장벽 금속층 103: 배선용 금속층
202, 302: 하부 절연막 204, 304: 금속간 절연막

Claims (20)

  1. 기판 상의 재료층 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계;
    상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계;
    상기 실리콘 포토레지스트막 패턴을 식각 마스크로 하여 상기 반사 방지막 및 비정질 탄소막을 선택적으로 식각함으로써 비정질 탄소막 패턴을 형성하는 단계; 및
    상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 기판 상의 재료층을 선택적으로 식각함으로써 상기 기판 상의 재료층에 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계 후에, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서, 상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 기판 상의 재료층을 선택적으로 식각함으로써 상기 기판 상의 재료층에 패턴을 형성하는 단계 후에, 애싱 및 스트립 처리를 실시하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서, 상기 기판 상의 재료층은 실리콘 산화물, 실리콘 질화물 또는 폴리실리콘으로 된 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서, 상기 실리콘 포토레지스트막은 C, H, O 및 Si를 주성분으로 함유하고 사다리 형태의 망구조를 갖는 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서, 상기 실리콘 포토레지스트막 패턴은, 배선을 형성하기 위한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  7. 제1항에 있어서, 상기 실리콘 포토레지스트막 패턴은, 콘택을 형성하기 위한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  8. 제1항에 있어서, 상기 실리콘 포토레지스트막 패턴은, 트렌치를 형성하기 위한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  9. 제1항에 있어서, 상기 실리콘 포토레지스트막 패턴은, 비아를 형성하기 위한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  10. 제1항에 있어서, 상기 실리콘 포토레지스트막은 KrF, ArF 또는 F2 노광용의 포토레지스트막인 것을 특징으로 하는 패턴 형성 방법.
  11. 제1항에 있어서, 기판 상의 재료층 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계에 의해 형성된 상기 비정질 탄소막의 두께는 1000 내지 5000Å 인 것을 특징으로 하는 패턴 형성 방법.
  12. 제1항에 있어서, 기판 상의 재료층 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계에 의해 형성된 상기 실리콘 포토레지스트막의 두께는 500 내지 2000Å 인 것을 특징으로 하는 패턴 형성 방법.
  13. 제1항에 있어서, 상기 비정질 탄소막의 식각시 식각 가스로는 O2, HeO2 또는 N2O 을 사용하고, 상기 식각 가스에 첨가제로서 N2, He, HBr, Ar 또는 Ne 을 더 첨가하는 것을 특징으로 하는 패턴 형성 방법.
  14. 제2항에 있어서, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 단계에서 산화용 가스로는 O2, HeO2 또는 N2O 을 사용하고 상기 산화용 가스에 N2, He, Ar 또는 Ne을 더 첨가하는 것을 특징으로 하는 패턴 형성 방법.
  15. 제2항에 있어서, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 공정과 상기 반사막 및 비정질 탄소막을 식각하는 공정은 동일한 챔버 내에서 인시츄로 실시하는 것을 특징으로 하는 패턴 형성 방법.
  16. 제2항에 있어서, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 공정에 사용되는 설비로서 이중 주파수에 전력을 분리할 수 있는 고밀도 플라즈마 소스형 또는 이중 주파수 플라즈마 소스형의 설비를 사용하는 것을 특징으로 하는 패턴 형성 방법.
  17. 제2항에 있어서, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 단계에서 예비 산화 설비내의 척에 걸리는 전력은 0W 내지 50W 이고, 상기 예비 산화 설비의 소스 부위 및 상단 부위에 걸리는 전력은 300W 내지 1500W 인 것을 특징으로 하는 패턴 형성 방법.
  18. 제2항에 있어서, 상기 실리콘 포토레지스트막 패턴의 표면을 예비 산화시키는 단계에서 예비 산화 시간은 5초 내지 30초인 것을 특징으로 하는 패턴 형성 방법.
  19. 상부에 장벽 금속층 및 배선용 금속층이 형성된 기판 상에 실리콘 질화막을 형성하는 단계;
    상기 실리콘 질화막 상에 비정질 탄소막, 반사 방지막 및 실리콘 포토레지스트막을 순차 형성하는 단계;
    상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴을 식각 마스크로 하여 상기 반사 방지막 및 비정질 탄소막을 선택적으로 이방성 식각하여 비정질 탄소막 패턴을 형성하는 단계;
    상기 비정질 탄소막 패턴을 식각 마스크로 하여 상기 실리콘 질화막을 선택적으로 식각함으로써 실리콘 질화막 패턴을 형성하는 단계;
    애싱 및 스트립 처리를 실시하는 단계; 및
    상기 실리콘 질화막 패턴을 식각 마스크로 하여 상기 배선용 금속층 및 장벽 금속층을 선택적으로 식각함으로써 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  20. 제19항에 있어서, 상기 실리콘 포토레지스트막을 패터닝하여 실리콘 포토레지스트막 패턴을 형성하는 단계 후에, 상기 포토레지스트막 패턴의 표면을 예비 산화시키는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
KR10-2003-0090941A 2003-12-13 2003-12-13 패턴 형성 방법 KR100510558B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0090941A KR100510558B1 (ko) 2003-12-13 2003-12-13 패턴 형성 방법
JP2004360422A JP2005175500A (ja) 2003-12-13 2004-12-13 パターン形成方法
US11/010,602 US20050214694A1 (en) 2003-12-13 2004-12-13 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0090941A KR100510558B1 (ko) 2003-12-13 2003-12-13 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050058916A true KR20050058916A (ko) 2005-06-17
KR100510558B1 KR100510558B1 (ko) 2005-08-26

Family

ID=34737874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0090941A KR100510558B1 (ko) 2003-12-13 2003-12-13 패턴 형성 방법

Country Status (3)

Country Link
US (1) US20050214694A1 (ko)
JP (1) JP2005175500A (ko)
KR (1) KR100510558B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663375B1 (ko) * 2006-01-18 2007-01-02 삼성전자주식회사 금속질화막을 게이트전극으로 채택하는 반도체소자의제조방법
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR100720243B1 (ko) * 2005-06-22 2007-05-22 주식회사 하이닉스반도체 이중 노광 공정을 이용한 미세 패턴 형성방법
KR100726149B1 (ko) * 2005-06-29 2007-06-13 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100732282B1 (ko) * 2005-12-30 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100780611B1 (ko) * 2004-12-28 2007-11-29 주식회사 하이닉스반도체 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법
KR100801308B1 (ko) * 2005-11-12 2008-02-11 주식회사 하이닉스반도체 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
KR100831975B1 (ko) * 2006-11-02 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
US7494599B2 (en) 2006-05-02 2009-02-24 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
KR100895230B1 (ko) * 2006-11-14 2009-05-04 가부시키가이샤 필테크 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법
US7582525B2 (en) 2004-12-28 2009-09-01 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor memory device using amorphous carbon
US7589026B2 (en) 2006-06-30 2009-09-15 Hynix Semiconductor Inc. Method for fabricating a fine pattern in a semiconductor device
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8125069B2 (en) 2006-04-07 2012-02-28 Philtech Inc. Semiconductor device and etching apparatus

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
US7309659B1 (en) * 2005-04-01 2007-12-18 Advanced Micro Devices, Inc. Silicon-containing resist to pattern organic low k-dielectrics
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7807336B2 (en) * 2005-12-28 2010-10-05 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR100726150B1 (ko) * 2005-12-29 2007-06-13 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법
US20070231746A1 (en) * 2006-03-29 2007-10-04 Iordanoglou Dimitrios I Treating carbon containing layers in patterning stacks
US20090102025A1 (en) * 2006-04-07 2009-04-23 Toshio Hayashi Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
KR20080076236A (ko) * 2007-02-15 2008-08-20 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20080081467A (ko) * 2007-03-05 2008-09-10 삼성전자주식회사 반도체 기판의 리워크 방법 및 패턴 형성방법
JP2008227360A (ja) * 2007-03-15 2008-09-25 Elpida Memory Inc 半導体装置の製造方法
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
US8017517B2 (en) * 2007-06-07 2011-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
US8293460B2 (en) * 2008-06-16 2012-10-23 Applied Materials, Inc. Double exposure patterning with carbonaceous hardmask
JP2010109148A (ja) * 2008-10-30 2010-05-13 Toshiba Corp レジストパターンの形成方法
US20120258261A1 (en) * 2011-04-11 2012-10-11 Novellus Systems, Inc. Increasing etch selectivity of carbon films with lower absorption co-efficient and stress
US8420542B2 (en) 2011-05-27 2013-04-16 International Business Machines Corporation Method of patterned image reversal
KR101973077B1 (ko) * 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
US9396963B2 (en) * 2013-11-06 2016-07-19 Mattson Technology Mask removal process strategy for vertical NAND device
KR20160039739A (ko) * 2014-10-01 2016-04-12 삼성전자주식회사 하드 마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US5057396A (en) * 1988-09-22 1991-10-15 Tosoh Corporation Photosensitive material having a silicon-containing polymer
US5271800A (en) * 1991-07-12 1993-12-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for anisotropic etching in the manufacture of semiconductor devices
US5443931A (en) * 1992-03-31 1995-08-22 Matsushita Electronics Corporation Photo mask and repair method of the same
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
JP4024053B2 (ja) * 2002-02-08 2007-12-19 キヤノンアネルバ株式会社 高周波プラズマ処理方法及び高周波プラズマ処理装置
US6620741B1 (en) * 2002-06-10 2003-09-16 Intel Corporation Method for controlling etch bias of carbon doped oxide films
US6797552B1 (en) * 2002-11-19 2004-09-28 Advanced Micro Devices, Inc. Method for defect reduction and enhanced control over critical dimensions and profiles in semiconductor devices
US20040180551A1 (en) * 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446049B2 (en) 2004-07-29 2008-11-04 Hynix Semiconductor Inc. Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7582525B2 (en) 2004-12-28 2009-09-01 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor memory device using amorphous carbon
KR100780611B1 (ko) * 2004-12-28 2007-11-29 주식회사 하이닉스반도체 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법
KR100720243B1 (ko) * 2005-06-22 2007-05-22 주식회사 하이닉스반도체 이중 노광 공정을 이용한 미세 패턴 형성방법
KR100726149B1 (ko) * 2005-06-29 2007-06-13 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100801308B1 (ko) * 2005-11-12 2008-02-11 주식회사 하이닉스반도체 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
KR100732282B1 (ko) * 2005-12-30 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100663375B1 (ko) * 2006-01-18 2007-01-02 삼성전자주식회사 금속질화막을 게이트전극으로 채택하는 반도체소자의제조방법
US8125069B2 (en) 2006-04-07 2012-02-28 Philtech Inc. Semiconductor device and etching apparatus
US7494599B2 (en) 2006-05-02 2009-02-24 Hynix Semiconductor Inc. Method for fabricating fine pattern in semiconductor device
US7589026B2 (en) 2006-06-30 2009-09-15 Hynix Semiconductor Inc. Method for fabricating a fine pattern in a semiconductor device
KR100831975B1 (ko) * 2006-11-02 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US7851364B2 (en) 2006-11-02 2010-12-14 Hynix Semiconductor Inc. Method for forming pattern in semiconductor device
KR100895230B1 (ko) * 2006-11-14 2009-05-04 가부시키가이샤 필테크 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
US7807574B2 (en) 2007-01-03 2010-10-05 Hynix Semiconductor Inc. Etching method using hard mask in semiconductor device
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR100510558B1 (ko) 2005-08-26
US20050214694A1 (en) 2005-09-29
JP2005175500A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100510558B1 (ko) 패턴 형성 방법
US6846750B1 (en) High precision pattern forming method of manufacturing a semiconductor device
US6184142B1 (en) Process for low k organic dielectric film etch
JP4094073B2 (ja) 半導体装置を製作する方法
US8183694B2 (en) Reversing tone of patterns on integrated circuit and nanoscale fabrication
US6458689B2 (en) Use of PE-SiON or PE-Oxide for contact or via photo and for defect reduction with oxide and w chemical-mechanical polish
JP2005217420A (ja) 低い有効誘電率を有する半導体デバイス及びその製造方法
US6855629B2 (en) Method for forming a dual damascene wiring pattern in a semiconductor device
CN110890321A (zh) 半导体结构的制作方法
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
JPH11162982A (ja) 半導体装置の製造方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US20060148244A1 (en) Method for cleaning a semiconductor substrate
JP2006344815A (ja) 半導体装置の製造方法
JP3683570B2 (ja) 半導体装置の製造方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US6281092B1 (en) Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
JP2770398B2 (ja) コンタクトホールの形成方法
KR100782479B1 (ko) 질화막을 구비한 마스크 형성방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100575871B1 (ko) 반도체소자의 금속배선콘택 형성방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee