JP2010109148A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法 Download PDF

Info

Publication number
JP2010109148A
JP2010109148A JP2008279662A JP2008279662A JP2010109148A JP 2010109148 A JP2010109148 A JP 2010109148A JP 2008279662 A JP2008279662 A JP 2008279662A JP 2008279662 A JP2008279662 A JP 2008279662A JP 2010109148 A JP2010109148 A JP 2010109148A
Authority
JP
Japan
Prior art keywords
film
resist
lower layer
forming
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008279662A
Other languages
English (en)
Inventor
Kotaro Sho
浩太郎 庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008279662A priority Critical patent/JP2010109148A/ja
Priority to US12/563,954 priority patent/US8026183B2/en
Publication of JP2010109148A publication Critical patent/JP2010109148A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】液浸露光の際にフォーカス精度の悪化を抑制できるレジストパターンの形成方法を提供する。
【解決手段】被加工膜１２上にフッ素含有ポリマーを添加した下層膜１３を形成し、この下層膜をベークし、上記下層膜上に中間膜１４を形成し、この中間膜１４上にレジスト膜１５を形成する。上記レジスト膜をベークし、レジスト保護膜１６を形成し、このレジスト膜を液浸露光した後、上記レジスト膜を現像してレジストパターンを形成する。
【選択図】 図２

Description

本発明は、半導体装置の製造工程に係るもので、特にウェハ表面上に微細なパターンを形成するためのレジストパターンの形成方法に関する。
一般に、半導体装置の製造工程では、シリコンウェハ上に種々の材料層を形成し、所望のパターンを形成する多くのパターニング工程を含む。この際、まず、レジストと呼ばれる感光性物質を被加工膜上に塗布し、このレジスト膜の所定の領域を露光する。次いで、上記レジスト膜の露光部または未露光部を現像処理により除去してレジストパターンを形成し、このレジストパターンをエッチングマスクに用いて被加工膜をドライエッチングする。
ところで、上記レジスト膜を露光する際の光源としては、スループットの観点からＫｒＦエキシマレーザ、ＡｒＦエキシマレーザなどの紫外光が用いられている。しかしながら、ＬＳＩの微細化に伴い、要求される解像度がこれらの紫外光の波長より短くなってきており、露光量裕度、フォーカス裕度などの露光プロセス裕度が不足してきているのが実情である。
そこで、従来の露光光源を用いて解像力を向上させる技術として、液浸露光技術（例えば特許文献１参照）が提案されて採用されているが、現状では露光時にウェハの裏面へ液浸水が回り込んでフォーカス精度が悪化する問題が発生している。ウェハの裏面へ液浸水が回り込んでステージに接触すると液浸水の温度が低下し、この温度変化でフォーカス位置がずれる。このため、ウェハの裏面への液浸水の回り込みを防止する対策が望まれている。
特開２００６−１１９２９２号公報
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、液浸露光の際にフォーカス精度の悪化を抑制できるレジストパターンの形成方法を提供することにある。
本発明の一態様によると、基板上の被加工膜上にフッ素含有ポリマーを添加した下層膜を形成する工程と、前記下層膜をベークする工程と、前記下層膜上にレジスト膜を形成する工程と、前記レジスト膜をベークする工程と、前記レジスト膜を液浸露光する工程と、前記レジスト膜を現像する工程とを具備するレジストパターンの形成方法が提供される。
本発明によれば、液浸露光の際にフォーカス精度の悪化を抑制できるレジストパターンの形成方法が得られる。
以下、本発明の実施の形態について図面を参照して説明する。
本実施形態では、シリコンウェハ（シリコン基板）上に形成した被加工膜（例えば金属膜、ポリシリコン膜、シリコン酸化膜など）上にレジストパターンを形成してパターニングするプロセスを例にとって説明する。しかしながら、本発明の応用例はこれに限定されないのはもちろんである。
［第１の実施形態］
本発明の第１の実施形態に係るレジストパターンの形成方法について図１及び図２により説明する。図１はプロセスフロー図であり、図２は上記図１のプロセスフロー図に対応する断面構成を示している。
まず、被加工膜１２が形成されたシリコン基板１１上に、フッ素含有ポリマー（フッ素系ポリマー）を含む撥水性添加剤を添加した下層膜１３を形成する（ステップ１）。この下層膜１３は、例えば膜厚が８００Åのカーボン系の膜である。この下層膜１３は、被加工膜１２のエッチング用のハードマスクとして用いられるもので、被加工膜１２の材質に応じてエッチング選択比が高いものを選択する。
次に、上記下層膜１３を２００℃の温度で６０秒程度の時間ベーキング処理する（ステップ２）。
この状態で、例えば上記下層膜１３の端部の液浸液に対する表面接触角Ａ１は、フッ素含有ポリマーを含む撥水性添加剤を添加したことで６０°以上になり、且つ後退角が７０°以上となっている。
次いで、上記下層膜１３上にＳＯＧなどの中間膜１４を形成した後（ステップ３）、この中間膜１４上にＡｒＦ用ポジ型ＤＵＶレジストをスピンコート法により塗布し、膜厚が１０００Å程度のレジスト膜１５を形成する（ステップ４）。
その後、上記レジスト膜１５を１２５℃の温度で６０秒程度の時間ベーキング処理する（ステップ５）。
次に、上記レジスト膜１５上にレジスト保護膜１６を形成する（ステップ６）。この際、上記レジスト保護膜１６は、上記レジスト膜１５上に、下層膜１３に接しつつこの下層膜１３の外周部が露出するように形成すると良い。保護膜１６を下層膜１３の外周部まで覆うように形成してしまうと、露光処理等のプロセス過程において、外周部の保護膜１６が露光装置の基板ステージ周辺に設置された補助板や撥水板と損傷して剥がれてしまう恐れがある。このレジスト保護膜１６の表面接触角Ａ２は、例えば７２°であり十分に大きい。
次に、液浸ＡｒＦエキシマレーザ液浸露光装置にてＮＡ＝１．２、ダイポール（dipole）照明の条件で、透過率６％のハーフトーンマスクを用いて、上記レジスト膜１５にパターンを露光する（ステップ７）。ここでの露光量は、例えば２８ｍＪ／ｃｍ２である。
その後、１３０℃の温度で９０秒程度の時間ベーキング処理を行い（ステップ８）、引き続き２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液を用いて３０秒間のパドル現像を行い（ステップ９）、幅が０．０５μｍのＬ／Ｓ（ラインアンドスペース）パターンを形成する。
そして、上記Ｌ／Ｓパターンを形成したレジスト膜１５をマスクにして中間膜１４をパターニングし、更に下層膜１３をパターニングし、パターニングした下層膜１３を用いて被加工膜１２をドライエッチングなどにより加工する。
上記のようなレジストパターンの形成方法によれば、撥水性添加剤を添加した下層膜１３を形成することで、ベーク後の下層膜１３の表面接触角を大きくできるので、ステップ７の液浸露光の際にウェハの裏面への液浸水の回り込みを防止でき、フォーカス精度の悪化を抑制できる。また、レジスト保護膜１６の端部をシリコン基板１１の外周部まで届かないように下層膜１３上に形成することで、基板外周部でレジスト保護膜１６が剥がれるのを防止できる。
なお、上記第１の実施形態では、下層膜１３上に中間膜１４を形成し、この中間膜１４上にレジスト膜１５を形成する場合を例にとって説明したが、中間膜１４を形成せずに下層膜１３上にレジスト膜１５を形成しても良い。中間膜１４を形成しない場合は、下層膜１３としてカーボン膜を用いると、レジスト膜１５との間に十分なエッチング選択比がとれないので、下層膜１３には酸化膜や窒化膜等の通常のハードマスク材を使うと良い。また、液浸液からレジスト膜１５を保護するためにレジスト保護膜１６を用いたが、レジスト保護膜１６は必須ではなく形成しなくても良い。
［第２の実施形態］
本発明の第２の実施形態に係るレジストパターンの形成方法について図３のプロセスフロー図により説明する。
まず、被加工膜が形成されたシリコン基板上に、フッ素含有ポリマー（フッ素系ポリマー）を含む撥水性添加剤を添加した下層膜を形成する（ステップ１）。この下層膜は、例えば膜厚が８００Åのカーボン系の膜であり、これらに反射防止膜を積層した構造でも良い。
次に、上記下層膜を２００℃の温度で６０秒程度の時間ベーキング処理する（ステップ２）。
引き続き、被加工膜が形成されたシリコン基板の露出面に対して１００℃の温度で３０秒程度の時間ヘキサメチルデシラザン（ＨＭＤＳ）処理を行う（ステップ３）。これによって、例えばシリコン基板と被加工膜の端部の液浸液に対する表面接触角をそれぞれ６０°以上、上記下層膜の端部の液浸液に対する表面接触角を６０°以上で且つ後退角が７０°以上にすることが望ましい。
次いで、上記下層膜上にＳＯＧなどの中間膜を形成し（ステップ４）、この中間膜上にＡｒＦ用ポジ型ＤＵＶレジストをスピンコート法により塗布し、膜厚が１０００Å程度のレジスト膜を形成する（ステップ５）。
その後、上記レジスト膜を１２５℃の温度で６０秒程度の時間ベーキング処理する（ステップ６）。このベーキング処理後のレジスト膜上にレジスト保護膜を形成する（ステップ７）。この際、上記レジスト保護膜は、上記レジスト膜上に、下層膜に接しつつこの下層膜の外周部が露出するように形成すると良い。
次に、液浸ＡｒＦエキシマレーザ液浸露光装置にてＮＡ＝１．２、ダイポール照明の条件で、透過率６％のハーフトーンマスクを用いて、上記レジスト膜にパターンを露光する（ステップ８）。ここでの露光量は、例えば２８ｍＪ／ｃｍ２である。
その後、１３０℃の温度で９０秒程度の時間ベーキング処理を行い（ステップ９）、引き続き２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液を用いて３０秒間のパドル現像を行い（ステップ１０）、幅が０．０５μｍのＬ／Ｓパターンを形成する。
そして、上記Ｌ／Ｓパターンを形成したレジスト膜をマスクにして中間膜と下層膜をパターニングし、パターニングした下層膜を用いて被加工膜をドライエッチングなどにより加工する。
上記のようなパターン形成方法によれば、下層膜に撥水性添加剤を添加してこの下層膜の表面接触角を大きくしたのに加えて、シリコン基板と被加工膜にＨＭＤＳ処理を施して表面接触角を大きくしたので、ステップ８の液浸露光の際にウェハ裏面への液浸水の回り込みを効果的に防止でき、フォーカス精度の悪化を抑制できる。また、レジスト保護膜の端部を基板の外周部まで届かないように下層膜上に形成することで、基板外周部でレジスト保護膜が剥がれるのを防止できる。
なお、上記第２の実施形態では、下層膜上に中間膜を形成し、この中間膜上にレジスト膜を形成する場合を例にとって説明したが、中間膜を形成せずに下層膜上にレジスト膜を形成しても良い。但し、中間膜を形成しない場合は、下層膜にカーボン膜を用いると、レジスト膜との間に十分なエッチング選択比がとれないので、酸化膜や窒化膜等の通常のハードマスク材を使うと良い。また、液浸液からレジスト膜を保護するためにレジスト保護膜を用いたが、レジスト保護膜は必須ではなく形成しなくても良い。
［第３の実施形態］
本発明の第３の実施形態に係るレジストパターンの形成方法について図４のプロセスフロー図により説明する。
まず、被加工膜が形成されたシリコン基板上に、フッ素含有ポリマー（フッ素系ポリマー）を含む撥水性添加剤を添加した下層膜を形成する（ステップ１）この下層膜は、例えば膜厚が８００Åのカーボン系の膜であり、これらに反射防止膜を積層した構造でも良い。
上記下層膜の形成直後に、フッ素雰囲気中に晒すことにより被加工膜及びシリコン基板の露出面に対してフッ素化処理を施す（ステップ２）。
次に、上記下層膜を２００℃の温度で６０秒程度の時間ベーキング処理する（ステップ３）。
この状態で、例えばシリコン基板と被加工膜の端部の液浸液に対する表面接触角はそれぞれ６０°以上、上記下層膜の端部の液浸液に対する表面接触角は６０°以上で且つ後退角は７０°以上であることが望ましい。
次いで、上記下層膜上にＳＯＧなどの中間膜を形成し（ステップ４）、この中間膜上にＡｒＦ用ポジ型ＤＵＶレジストをスピンコート法により塗布し、膜厚が１０００Å程度のレジスト膜を形成する（ステップ５）。
引き続き、上記レジスト膜を１２５℃の温度で６０秒程度の時間ベーキング処理する（ステップ６）。このベーキング処理後のレジスト膜上にレジスト保護膜を形成する（ステップ７）。この際、上記レジスト保護膜は、上記レジスト膜上に、下層膜に接しつつこの下層膜の外周部が露出するように形成すると良い。
次に、液浸ＡｒＦエキシマレーザ液浸露光装置にてＮＡ＝１．２、ダイポール照明の条件で、透過率６％のハーフトーンマスクを用いて、上記レジスト膜にパターンを露光する（ステップ８）。ここでの露光量は、例えば２８ｍＪ／ｃｍ２である。
その後、１３０℃の温度で９０秒程度の時間ベーキング処理を行い（ステップ９）、引き続き２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液を用いて３０秒間のパドル現像を行い（ステップ１０）、幅が０．０５μｍのＬ／Ｓパターンを形成する。
そして、上記Ｌ／Ｓパターンを形成したレジスト膜をマスクにして中間膜をパターニングし、更に下層膜をパターニングし、パターニングした下層膜を用いて被加工膜をドライエッチングなどにより加工する。
上記のようなパターン形成方法によれば、下層膜に撥水性添加剤を添加したのに加えて、この下層膜の形成直後に被加工膜とシリコン基板の露出面にフッ素化処理を施すことで表面接触角を大きくできるので、ステップ８の液浸露光の際にウェハ裏面への液浸水の回り込みを効果的に防止でき、フォーカス精度の悪化を抑制できる。また、レジスト保護膜の端部を基板の外周部まで届かないように下層膜上に形成することで、基板外周部でレジスト保護膜が剥がれるのを防止できる。
なお、上記第３の実施形態では、下層膜上に中間膜を形成し、この中間膜上にレジスト膜を形成する場合を例にとって説明したが、中間膜を形成せずに下層膜上にレジスト膜を形成しても良い。但し、中間膜を形成しない場合は、下層膜にカーボン膜を用いると、レジスト膜との間に十分なエッチング選択比がとれないので、酸化膜や窒化膜等の通常のハードマスク材を使うと良い。また、液浸液からレジスト膜を保護するためにレジスト保護膜を用いたが、レジスト保護膜は必須ではなく形成しなくても良い。
上述したように、本発明の各実施形態によれば、露光装置やレジスト材料の大幅な変更を伴うことなく、フォーカス精度の悪化を抑制して良好な形状の微細パターンを形成できる。
なお、上記第２及び第３の実施形態では、下層膜の形成後の後処理をウェハ表面の全面に施す場合を例にとって説明したが、本発明者はウェハの最外周から１ｃｍ以内の範囲に限定して施しても良いことを実験により確認した。
また、上記第１乃至第３の実施形態において、本発明者は液浸露光の際、ウェハ裏面への液浸水の回り込みを抑制するには、ベーク後の下層膜の表面接触角が６０°以上が好ましく、７０°以上であればほとんど問題にならないことを実験により確認した。更に、ベーク後の下層膜の後退接触角は７０°以上が好ましいことが分かった。
以上、第１乃至第３の実施形態を用いて本発明の説明を行ったが、本発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態に係るレジストパターンの形成方法について説明するためのプロセスフロー図。 上記図１のプロセスフロー図に対応する断面構成を示す図。 本発明の第２の実施形態に係るレジストパターンの形成方法について説明するためのプロセスフロー図。 本発明の第３の実施形態に係るレジストパターンの形成方法について説明するためのプロセスフロー図。
符号の説明
１１…シリコン基板、１２…被加工膜、１３…下層膜、１４…中間膜、１５…レジスト膜、１６…レジスト保護膜。

Claims (5)

  1. 基板上の被加工膜上にフッ素含有ポリマーを添加した下層膜を形成する工程と、
    前記下層膜をベークする工程と、
    前記下層膜上にレジスト膜を形成する工程と、
    前記レジスト膜をベークする工程と、
    前記レジスト膜を液浸露光する工程と、
    前記レジスト膜を現像する工程と
    を具備することを特徴とするレジストパターンの形成方法。
  2. 前記下層膜の形成後かつ前記レジスト膜の形成前に、前記基板又は前記被加工膜に対してヘキサメチルデシラザン処理を行う工程を更に具備することを特徴とする請求項１に記載のレジストパターンの形成方法。
  3. 前記下層膜の形成後かつ前記レジスト膜の形成前に、フッ素雰囲気に曝すことにより前記基板又は前記被加工膜のフッ素化処理を施す工程を更に具備することを特徴とする請求項１に記載のレジストパターンの形成方法。
  4. 前記レジスト膜を液浸露光する前に、前記レジスト膜上に、前記下層膜に接しつつ前記下層膜の外周部が露出するように、レジスト保護膜を形成する工程を更に具備することを特徴とする請求項１に記載のレジストパターンの形成方法。
  5. 前記下層膜はカーボン系の膜を含み、前記カーボン系の膜は前記被加工膜のエッチングマスクとして用いられることを特徴とする請求項１に記載のレジストパターンの形成方法。
JP2008279662A 2008-10-30 2008-10-30 レジストパターンの形成方法 Pending JP2010109148A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008279662A JP2010109148A (ja) 2008-10-30 2008-10-30 レジストパターンの形成方法
US12/563,954 US8026183B2 (en) 2008-10-30 2009-09-21 Method of forming a resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279662A JP2010109148A (ja) 2008-10-30 2008-10-30 レジストパターンの形成方法

Publications (1)

Publication Number Publication Date
JP2010109148A true JP2010109148A (ja) 2010-05-13

Family

ID=42131950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279662A Pending JP2010109148A (ja) 2008-10-30 2008-10-30 レジストパターンの形成方法

Country Status (2)

Country Link
US (1) US8026183B2 (ja)
JP (1) JP2010109148A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167394A1 (en) * 2004-01-30 2005-08-04 Wei Liu Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP2006186111A (ja) * 2004-12-27 2006-07-13 Toshiba Corp レジストパターン形成方法及び半導体装置の製造方法
JP2007019465A (ja) * 2005-06-10 2007-01-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2007122977A1 (ja) * 2006-04-20 2007-11-01 Asahi Glass Company, Limited イマージョンリソグラフィー用レジスト保護膜材料
JP2008209433A (ja) * 2007-02-23 2008-09-11 Shin Etsu Chem Co Ltd パターン形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978594A (en) * 1988-10-17 1990-12-18 International Business Machines Corporation Fluorine-containing base layer for multi-layer resist processes
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
JP4167642B2 (ja) 2004-10-20 2008-10-15 株式会社東芝 レジストパターン形成方法
US7435528B2 (en) * 2005-06-09 2008-10-14 E.I. Du Pont De Nemours And Company Processes and devices using polycyclic fluoroalkanes in vacuum and deep ultraviolet applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167394A1 (en) * 2004-01-30 2005-08-04 Wei Liu Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP2006186111A (ja) * 2004-12-27 2006-07-13 Toshiba Corp レジストパターン形成方法及び半導体装置の製造方法
JP2007019465A (ja) * 2005-06-10 2007-01-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2007122977A1 (ja) * 2006-04-20 2007-11-01 Asahi Glass Company, Limited イマージョンリソグラフィー用レジスト保護膜材料
JP2008209433A (ja) * 2007-02-23 2008-09-11 Shin Etsu Chem Co Ltd パターン形成方法

Also Published As

Publication number Publication date
US8026183B2 (en) 2011-09-27
US20100112823A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
US8268535B2 (en) Pattern formation method
JP2012156454A (ja) 半導体装置の製造方法および半導体装置ならびにレジスト塗布装置
JP4302065B2 (ja) パターン形成方法
JP5240297B2 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
US20060257749A1 (en) Method for reducing critical dimension
JP5224919B2 (ja) 半導体装置の製造方法
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JP2010156819A (ja) 半導体装置の製造方法
JP2009139695A (ja) 半導体装置の製造方法
JP2010109148A (ja) レジストパターンの形成方法
JP2013021201A (ja) 半導体装置の製造方法および半導体装置
JP2008066467A (ja) パターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置
JP2010118501A (ja) 半導体装置の製造方法
JP2010287861A (ja) 半導体装置の製造方法
JP2006186020A (ja) 半導体装置の製造方法
JP5527440B2 (ja) パターンの形成方法及び半導体装置の製造方法
KR100905193B1 (ko) 반도체 소자의 제조 방법
JP5275085B2 (ja) 半導体装置の製造方法
KR20080015378A (ko) 반도체 집적 회로 장치의 제조 방법
JP2009204674A (ja) パターン形成方法
JP2000114133A (ja) 半導体装置の製造方法
JP2007173609A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016