JP5275085B2

JP5275085B2 - 半導体装置の製造方法

Info

Publication number: JP5275085B2
Application number: JP2009046313A
Authority: JP
Inventors: 圭介菊谷; 和之八尋; 英志塩原; 健太郎松永; 知哉大理
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2013-08-28
Anticipated expiration: 2029-02-27
Also published as: JP2010205755A

Description

本発明は、半導体装置の製造方法に関する。

近年、半導体装置の微細化に伴い、フォトリソグラフィ法の露光解像限界を超えた寸法を有するパターンを形成する方法が求められている。

その１つの方法として、レジストパターン（芯材）の側面に側壁パターンを形成し、芯材を除去した後、側壁パターンをマスクにして下地の被加工膜をエッチングする方法が知られている（例えば、特許文献１参照）。

上記の従来の方法は、加工対象となる被処理基板上に、ボトムレジスト層、中間層（ＳＯＧ膜）、上層レジストパターン（芯材）を順次形成した後、上層レジストパターンの両側壁にシリコン窒化膜（側壁パターン）を形成し、上層レジストパターンを現像又はアッシングによって除去した後、シリコン窒化膜をマスクにして、エッチング液により中間層をエッチングし、ボトムレジスト層をＯ_２プラズマを用いて異方性エッチングする。これにより、ボトムレジスト層、中間層及びシリコン窒化膜の３層構造の微細パターンが形成される。

しかし、従来の方法は、無機材料からなる中間層を挟んだ３層レジストであるため、この３層レジストを一度に除去することができず、工程が増えるという問題があった。

特開平３−２７０２２７号公報

本発明の目的は、フォトリソグラフィ法の露光解像限界を超えた寸法を有するパターンの形成において、工程数を削減し、製造コストを抑えることができる半導体装置の製造方法を提供することにある。

本実施形態による半導体装置の製造方法は、被加工膜上に、前記被加工膜を加工する際のマスク材となる膜をＣＶＤ法によって形成するに当って、第１の温度条件でマスクとして機能する第１の領域を形成し、前記第１の領域上に、同一チャンバー内にて前記第１の温度条件を変えた第２の温度条件で反射防止膜として機能する第２の領域を形成し、前記第１および第２の領域からなる第１のマスク材膜を形成する工程を含み、
前記第１のマスク材膜は、カーボンを主成分とするカーボン膜からなり、
前記第１の温度条件は、前記第２の温度条件よりも高温である。

本実施形態による半導体装置の製造方法は、被加工膜上に、前記被加工膜を加工する際のマスク材となる膜をＣＶＤ法によって形成する工程であって、第１の温度条件でマスクとして機能する第１の領域を形成し、前記第１の領域上に、同一チャンバー内にて前記第１の温度条件を変えた第２の温度条件で反射防止膜として機能する第２の領域を形成し、前記第１および第２の領域からなる第１のマスク材膜を形成する工程と、前記第１のマスク材膜上にレジストパターンを形成する工程と、前記レジストパターンを覆うように前記第１のマスク材膜上に第２のマスク材膜を形成する工程と、前記第２のマスク材膜をエッチバックして前記レジストパターンの側面に側壁パターンを形成するとともに、前記レジストパターンおよび前記第１のマスク材膜を露出させる工程と、エッチバックされた前記第２のマスク材膜を残したまま、露出した前記レジストパターンとその下方の前記第１のマスク材膜および露出した前記第１のマスク材膜を一括加工する工程と、前記第１のマスク材膜下に露出した前記被加工膜を加工する工程と、を含み、
前記第１のマスク材膜は、カーボンを主成分とするカーボン膜からなり、
前記第１の温度条件は、前記第２の温度条件よりも高温である。

本発明によれば、フォトリソグラフィ法の露光解像限界を超えた寸法を有するパターンの形成において、工程数を削減し、製造コストを抑えることができる。

図１（ａ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。図２は、カーボン膜を形成する際の温度と最小加工寸法および反射率との関係を示すグラフである。図３は、本発明の第２の実施の形態に係るシミュレーション結果に基づく屈折率および消衰係数と反射率との関係を示す等高図である。図４は、本発明の第２の実施の形態に係るシミュレーション結果に基づく温度と反射率の関係を示すグラフである。

[第１の実施の形態]
図１（ａ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図であり、図２は、カーボン膜を形成する際の温度と、最小加工寸法および反射率との関係を示すグラフである。図２は、横軸が温度、縦軸の左側が最小加工寸法、右側が反射率であり、ＣＶＤ（Chemical Vapor Deposition）法によって膜厚２００ｎｍのカーボン膜を形成する場合の温度と最小加工寸法の関係、および温度と反射率の関係を示している。図２に示す□は、カーボン膜を形成する温度に対応する最小加工寸法の値を示し、◆は、カーボン膜を形成する温度に対応する単膜での反射率を示している。ここで、以下における最小加工寸法とは、カーボン膜をマスクとし、被加工膜としてのシリコン酸化膜をフッ化炭素（ＣＦ）系のガスを用いてＲＩＥ（Reactive Ion Etching）加工する際、カーボン膜の曲がりや撚れを招くことなく加工できる最小の寸法を示している。

以下に、半導体装置の製造方法の一例として、被加工膜をラインアンドスペースパターンに加工する方法について説明する。

まず、下層膜１を介して被加工膜２を形成する。

ここで、下層膜１は、例えば、半導体基板上に形成された膜であり、単層または複数の層から構成されている。また、下層膜１は、半導体基板に置き換えられても良い。

また、被加工膜２は、例えば、シリコン酸化膜であり、ＣＶＤ法、熱酸化法等によって形成される。なお、被加工膜２は、ポリシリコン等のゲート材等でもよい。

次に、図１（ａ）に示すように、被加工膜２上に、第１の温度条件によるＣＶＤ法によってマスクとして機能する第１の領域３を形成し、図１（ｂ）に示すように、第１の領域３上に、第１の温度条件を変えた第２の温度条件によるＣＶＤ法によって反射防止膜として機能する第２の領域４を形成し、第１および第２の領域３、４からなる第１のマスク材膜５を形成する。

第１のマスク材膜５は、例えば、カーボンを主成分とするカーボン膜である。

ここで、カーボン膜は、図２に示すように、成膜する際の温度を高くしていくにつれ、被加工膜２の最小加工寸法を小さくするために、マスクとして必要な強度を備えることができ、成膜する際の温度を低くしていくにつれ、カーボン膜の反射率を低くすることができる傾向がある。そこで、マスクとして好ましいカーボン膜は、最小加工寸法を小さくするため、温度条件を高温よりに設定して形成されることが望ましく、反射防止膜として好ましいカーボン膜は、反射率を低くするため、温度条件を低温よりに設定して形成されることが望ましい。そこで、第１の温度条件は、第２の温度条件よりも高温とすることによって、マスクとして好ましい第１の領域３と、反射防止膜として好ましい第２の領域４と、を備えた第１のマスク材膜５を形成することができる。

次に、図１（ｃ）に示すように、第１のマスク材膜５上にレジスト膜を形成し、続いて、露光装置により、レチクルを介してラインアンドスペースパターンをレジスト膜上に潜像形成し、続いて、ホットプレート上でポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ）および現像を行い、レジストパターン６を形成する。

次に、図１（ｄ）に示すように、上記レジストパターン６をスリミングし、レジストパターン（芯材パターン）６を形成する。なお、このレジストパターン６は、マスクとなる側壁パターンを形成するための芯材として用いられるものであるため、ドライエッチング耐性を考慮した十分な厚さで形成することを特に要さない。

次に、図１（ｅ）に示すように、スリミングされたレジストパターン６上に、第２のマスク材膜７を目的のパターン幅とほぼ同じ膜厚となるように形成する。

次に、図１（ｆ）に示すように、フッ素を含むプラズマにより、第２のマスク材膜７をおよそ第２のマスク材膜７の膜厚分エッチバックし、芯材パターンであるレジストパターン６の側面に側壁パターンとしての第２のマスク材膜７を選択的に形成する。これにより、レジストパターン６の上面と、レジストパターン６および第２のマスク材膜７の側壁パターンが形成された領域外に位置する第１のマスク材膜５の表面を露出させる。

次に、図１（ｇ）に示すように、第２のマスク材膜７を残したまま、露出したレジストパターン６とその下方の第１のマスク材膜５および露出した第１のマスク材膜５に対し、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチング（一括加工）を行う。このとき、有機材料からなる第１のマスク材膜５およびレジストパターン６と無機材料からなる第２のマスク材膜７とのエッチング選択比が十分に大きく、芯材パターンとなるレジスト膜と同様に第２のマスク材膜７の厚さとアスペクト比（高さ：幅）を小さく設定でき、かつ表面張力等の応力を発生させるウエット処理を用いることなくエッチングを行うことで、パターン倒れを抑制しながらラインアンドスペースパターンを形成することができる。なお、レジストの加工には、除去を含む。

次に、図１（ｈ）に示すように、パターン加工された第１のマスク材膜５の特に上記第１の領域３をマスクとして用いて、ドライエッチングにより第１の領域３下に露出した被加工膜２にパターンを転写する。ここで、被加工膜２の加工を行う際、被加工膜２と同一材料からなる第２のマスク材膜７だけでなく、第１のマスク材膜５におけるマスク性能の低い部分も除去される。よって図１（ｈ）は、一例として、第２の領域４が除去された図となっている。なお、材料の選択によれば、第２のマスク材膜７を除去した後に第１のマスク材膜５をマスクとして、被加工膜２にパターンを転写することも可能である。

次に、図１（ｉ）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記第１の領域３を除去することで、下層膜１上で被加工膜２のラインアンドスペースパターンが得られる。なお、図１（ｆ）〜図１（ｉ）に示した製造工程は、１つのドライエッチング装置の同一チャンバー内で連続して行ってもよいし、それぞれ別のチャンバー内で実施されてもよい。

（第１の実施の形態の効果）
本実施の形態によれば、以下の効果が得られる。
（１）ＣＶＤ法によって第１のマスク材膜５を形成する過程で、同一チャンバー内にて第１の温度条件から第２の温度条件へと変更することによって、マスクとして機能する第１の領域３と、反射防止膜として機能する第２の領域４と、を作り分けることができる。よって、例えば別々の製造プロセスによって、反射防止膜をマスク材膜上に形成する場合に比べて工程数を削減することができ、半導体装置の製造コストを減らすことができる。また、反射防止膜とマスク材膜（カーボン膜）の密着性不良やエッチングレートの差によるアンダーカットに起因するパターン倒れや剥がれを防ぐことができ、歩留まりが向上する。
（２）フォトリソグラフィ法の露光解像限界を超えた寸法を有するパターンの形成において、アスペクト比が小さい側壁パターンをマスクとして、表面張力等のパターン間応力を発生させるウエット処理を用いることなくドライエッチングにより芯材パターンから被加工膜まで加工してパターン形成できるので、パターン倒れが生じ難い。
（３）芯材パターンの除去と、芯材パターンの下層のカーボン膜のエッチングをガス条件（例えば、ガス種）を変えずに１つの工程で行うことができ、工程数を減らすことができる。
（４）エッチバックによる側壁パターンの形成からカーボン膜の除去までを、１つのドライエッチング装置内で行うことが可能となり、工程間搬送時のパーティクル付着等による欠陥の発生を抑制し、歩留まり低下を低減することができる。
（５）工程数の削減による寸法ばらつきの低減と歩留まりの向上を図ることができる。
（６）レジストにドライエッチング耐性が不要となり、解像性の高いレジスト材料を使うことができる。

［第２の実施の形態］
本発明の第２の実施の形態は、第１の実施の形態におけるマスクとしての機能と反射防止膜としての機能とを有する第１のマスク材膜が、温度条件の変更により実際に形成可能であることを具体例を挙げて示すものである。なお、第１の実施の形態と同様の部分については、説明を省略または簡略化する。本実施の形態は、第１の実施の形態と工程が共通であることから、図１を参照しながら説明する。

以下に、半導体装置の製造方法の一例として、被加工膜をピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンに加工する方法について説明する。

まず、下層膜１を介して被加工膜２を膜厚２００ｎｍで形成する。

次に、図１（ａ）に示すように、被加工膜２上に、第１の温度条件によるＣＶＤ法によってマスクとして機能する第１の領域３を膜厚１７０ｎｍで形成し、図１（ｂ）に示すように、第１の領域３上に、第１の温度条件を変えた第２の温度条件によるＣＶＤ法によって反射防止膜として機能する第２の領域４を膜厚３０ｎｍで形成し、第１および第２の領域３、４からなる第１のマスク材膜５を膜厚２００ｎｍで形成する。

具体的な成膜条件は、Ｃ_３Ｈ_６／Ｈｅ混合ガスまたはＣ_２Ｈ_２／Ｈｅ混合ガスを用いて、圧力５〜７Ｐａ、ＲＦ１３．５６ＭＨｚ（１０００〜２０００Ｗ）とし、第１の温度条件を５５０℃、第２の温度条件を４００℃とした。なお、第１および第２の領域３、４は、連続的に成膜する際の温度を上げて形成されても良いし、第１の温度条件で第１の領域３を形成した後、第２の温度条件にしてから第２の領域４を形成しても良い。

次に、図１（ｃ）に示すように、第１のマスク材膜５上に化学増幅型ＡｒＦレジストを膜厚１２０ｎｍで形成する。続いて、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを化学増幅型ＡｒＦレジスト上に潜像として形成する。このときの第１のマスク材膜５における反射率は、計算の結果０．４７５％であった。続いて、ホットプレート上でポストエクスポジャーベークおよび現像を行い、レジストパターン６を膜厚１００ｎｍで形成する。

次に、図１（ｄ）に示すように、上記レジストパターン６の線幅を２０ｎｍスリミングし、線幅２０ｎｍのレジストパターン（芯材パターン）６を形成する。

上記スリミングの方法としては、酸素を含むプラズマによるドライエッチングでもよいし、酸性薬液によりレジスト表面をアルカリ可溶とすることで、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液にて現像してもよい。本実施の形態では、２．３８ｗｔ％のＴＭＡＨ水溶液中で３０秒間現像し、純水にてリンスすることでスリミングを行う。

なお、スリミング量を減らすために、露光条件またはマスク寸法を調整して、予めレジストパターン６が線幅４０ｎｍより細くなるように、パターンを形成してもよい。また、直接所望の線幅のパターンを形成することが可能である場合は、上記スリミングは必ずしも行わなくてもよい。

次に、図１（ｅ）に示すように、スリミングされたレジストパターン６上に、第２のマスク材膜７を目的のパターン幅とほぼ同じ膜厚２０ｎｍとなるように形成する。

第２のマスク材膜７は、例えば、酸化シリコン、窒化シリコン、ポリシリコン、アモルファスシリコン等を用いることができる。形成方法としては、例えば、ＣＶＤ法、スパッタ法、塗布等により形成する。第２のマスク材膜７の膜厚は、ほぼ均一であることが望ましく、レジストパターン６の形状劣化の起こらない２００℃以下で形成するＬＰ−ＣＶＤ法等が望ましい。本実施の形態では、第２のマスク材膜７は、ＬＰ−ＣＶＤ法を用いて酸化シリコンにより形成する。

次に、図１（ｆ）に示すように、フッ素を含むプラズマにより、第２のマスク材膜７をおよそ２０ｎｍ分エッチバックし、芯材パターンであるレジストパターン６の側面に側壁パターンとしての第２のマスク材膜７を選択的に形成する。これにより、レジストパターン６の上面と、レジストパターン６および第２のマスク材膜７の側壁パターンが形成された領域外に位置する第１のマスク材膜５の表面を露出させる。

次に、図１（ｇ）に示すように、第２のマスク材膜７を残したまま、露出したレジストパターン６とその下方の第１のマスク材膜５および露出した第１のマスク材膜５に対して、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチング（一括加工）を行う。このとき、ピッチ４０ｎｍ、線幅２０ｎｍの第２のマスク材膜７のアスペクト比（高さ：幅）が小さく、またウエット処理によらずドライエッチングにより加工を行うことで、パターン倒れをとりわけ有効に抑制しながらラインアンドスペースパターンが形成される。

次に、図１（ｈ）に示すように、第１のマスク材膜５の特に上記第１の領域３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。最後に、図１（ｉ）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記第１の領域３を除去することで、下層膜１上の被加工膜２上に、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンが形成される。

以下に、コンピュータによって行ったシミュレーション結果について説明する。

図３は、本発明の第２の実施の形態に係るシミュレーション結果に基づく屈折率および消衰係数と反射率との関係を示す等高図であり、図４は、本発明の第２の実施の形態に係るシミュレーション結果に基づく温度と反射率の関係を示すグラフである。図３は、横軸が屈折率ｎ、縦軸が消衰係数ｋであり、中心から外側に向かって反射率が高くなっている。この消衰係数ｋと屈折率ｎは、複素屈折率Ｎ（＝ｎ＋ｋｉ）の実部（ｎ）と虚部（ｋ）に対応しており、図３は、コンピュータによってシミュレーションを行うことによって得られた等高図である。

このシミュレーションにおける成膜条件は、Ｃ_３Ｈ_６／Ｈｅ混合ガスまたはＣ_２Ｈ_２／Ｈｅ混合ガスを用いて、圧力５〜７Ｐａ、ＲＦ１３．５６ＭＨｚ（１０００〜２０００Ｗ）である。このシミュレーションは、成膜温度が５５０℃、膜厚が１７０ｎｍの第１の領域上に、温度を変えて膜厚が３０ｎｍの第２の領域を形成し、かつレジスト膜の膜厚を１２０ｎｍとする場合を想定し、形成された第２の領域の消衰係数ｋ、屈折率ｎおよび反射率を算出するものである。

反射率は、図２で示した傾向、すなわち、成膜する際の温度を下げていくにつれて反射率が低下する傾向があるが、膜厚や複素屈折率に基づく計算によると、この傾向には、例えば、図４に示すように、下限値が存在する。第２の領域４は、この下限値における温度条件（およそ３５０℃）によって、例えば、およそ０．１２４％にまで反射率を低減可能であることが分かる。

上記のシミュレーション結果から、高温よりの第１の温度条件によってマスクとして機能する第１の領域を形成でき、第１の温度条件よりも低温よりの第２の温度条件によって反射防止膜として機能する反射率を備えた第２の領域を形成できることが分かる。よって、１つのＣＶＤ装置内で温度条件を変更することにより、第１および第２の領域３、４からなる第１のマスク材膜５を形成することが十分可能であるといえる。

（第２の実施の形態の効果）
本実施の形態によれば、第１の実施の形態と同様の効果が得られる。

なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせが可能である。

１…下層膜、２…被加工膜、３…第１の領域、４…第２の領域、５…第１のマスク材膜、６…レジストパターン、７…第２のマスク材膜

Claims

被加工膜上に、前記被加工膜を加工する際のマスク材となる膜をＣＶＤ法によって形成するに当って、第１の温度条件でマスクとして機能する第１の領域を形成し、前記第１の領域上に、同一チャンバー内にて前記第１の温度条件を変えた第２の温度条件で反射防止膜として機能する第２の領域を形成し、前記第１および第２の領域からなる第１のマスク材膜を形成する工程を含み、
前記第１のマスク材膜は、カーボンを主成分とするカーボン膜からなり、
前記第１の温度条件は、前記第２の温度条件よりも高温である、半導体装置の製造方法。
被加工膜上に、前記被加工膜を加工する際のマスク材となる膜をＣＶＤ法によって形成する工程であって、第１の温度条件でマスクとして機能する第１の領域を形成し、前記第１の領域上に、同一チャンバー内にて前記第１の温度条件を変えた第２の温度条件で反射防止膜として機能する第２の領域を形成し、前記第１および第２の領域からなる第１のマスク材膜を形成する工程と、
前記第１のマスク材膜上にレジストパターンを形成する工程と、
前記レジストパターンを覆うように前記第１のマスク材膜上に第２のマスク材膜を形成する工程と、
前記第２のマスク材膜をエッチバックして前記レジストパターンの側面に側壁パターンを形成するとともに、前記レジストパターンおよび前記第１のマスク材膜を露出させる工程と、
エッチバックされた前記第２のマスク材膜を残したまま、露出した前記レジストパターンとその下方の前記第１のマスク材膜および露出した前記第１のマスク材膜を一括加工する工程と、
前記第１のマスク材膜下に露出した前記被加工膜を加工する工程と、
を含み、
前記第１のマスク材膜は、カーボンを主成分とするカーボン膜からなり、
前記第１の温度条件は、前記第２の温度条件よりも高温である、半導体装置の製造方法。
前記被加工膜は、ラインアンドスペースパターンに加工される請求項２に記載の半導体装置の製造方法。