JP5224919B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5224919B2 JP5224919B2 JP2008152016A JP2008152016A JP5224919B2 JP 5224919 B2 JP5224919 B2 JP 5224919B2 JP 2008152016 A JP2008152016 A JP 2008152016A JP 2008152016 A JP2008152016 A JP 2008152016A JP 5224919 B2 JP5224919 B2 JP 5224919B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- mask material
- region
- material film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000463 material Substances 0.000 claims description 80
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 43
- 229910052799 carbon Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 7
- 239000011162 core material Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体装置の微細化に伴い、リソグラフィの露光解像限界を超えた寸法を有するパターンを形成する方法が求められている。
その１つの方法として、レジストパターン（芯材）の側面に側壁パターンを形成し、芯材を除去した後、側壁パターンをマスクにして下地の被加工膜をエッチングする方法が知られている（例えば、特許文献１参照）。
上記の従来の方法は、加工対象となる被処理基板上に、ボトムレジスト層、中間層（ＳＯＧ膜）、上層レジストパターン（芯材）を順次形成した後、上層レジストパターンの両側壁にシリコン窒化膜（側壁パターン）を形成し、上層レジストパターンを現像又はアッシングによって除去した後、シリコン窒化膜をマスクにして、エッチング液により中間層をエッチングし、ボトムレジスト層をＯ２プラズマを用いて異方性エッチングする。これにより、ボトムレジスト層、中間層及びシリコン窒化膜の３層構造の微細パターンが形成される。
本発明の目的は、リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、工程数の削減が可能な半導体装置の製造方法を提供することにある。
本発明の一態様は、上記目的を達成するため、半導体基板上に形成された被加工膜上に第１のマスク材膜を形成する工程と、前記第１のマスク材膜上にレジストパターンを形成する工程と、前記レジストパターンを覆うように前記第１のマスク材膜上に所望の膜厚の第２のマスク材膜を形成する工程と、前記第２のマスク材膜をエッチバックして前記レジストパターン及び前記第１のマスク材膜を露出させる工程と、エッチバックされた前記第２のマスク材膜を残したまま、露出した前記レジストパターン及び前記第１のマスク材膜を同時に加工する工程と、前記第１のマスク材膜下に露出する前記被加工膜部を加工する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、工程数の削減が可能となる。
［第１の実施の形態］
図１（ａ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図１（ａ）〜（ｇ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、ピッチ１２０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する場合について説明する。
図１（ａ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図１（ａ）〜（ｇ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、ピッチ１２０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成する場合について説明する。
ここで、第２の領域１０Ｂは、第１の領域１０Ａ内に設けられていてもよく、第１の領域１０Ａ外に設けられていてもよい（後述する他の実施の形態において同じ。）。また、第１の領域１０Ａのパターンは、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体メモリのセル内の周期パターンに相当し、第２の領域１０Ｂのパターンは、例えば、周辺回路パターン、又はセル内の非周期パターンに相当する（後述する他の実施の形態において同じ。）。
まず、図１（ａ）に示すように、シリコン基板（半導体基板）上に、下地膜１を介してＳｉＯ２等からなる被加工膜２を膜厚２００ｎｍで形成し、被加工膜２上にカーボンを主成分とするカーボン膜（第１のマスク材膜）３を膜厚２００ｎｍで形成する。
被加工膜２は、ＳｉＯ２に限られず、ポリシリコン等のゲート材等でもよい。
カーボン膜３は、例えば、ＣＶＤ法、スパッタ法、塗布法等により形成される。
次に、カーボン膜３上に有機反射防止膜４を膜厚８０ｎｍで形成し、有機反射防止膜４上に化学増幅型ＡｒＦレジストを膜厚１００ｎｍで形成する。次に、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、化学増幅型ＡｒＦレジストの第１の領域１０Ａに、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１２０ｎｍのパターンを形成する。次に、ホットプレート上でポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ）及び現像を行い、レジストパターン５Ａ，５Ｂを形成する。
上記レジストパターン５Ａ，５Ｂと有機反射防止膜４との界面での反射率は１％以下となることが望ましい。なお、レジストパターン５Ａ，５Ｂとカーボン膜３との界面での反射率が低い場合には、有機反射防止膜４を設けなくてもよい。
次に、図１（ｂ）に示すように、上記レジストパターン５Ａ，５Ｂを線幅を２０ｎｍスリミングし、第１の領域１０Ａに線幅２０ｎｍのレジストパターン（芯材パターン）５Ａを形成し、第２の領域１０Ｂに線幅１００ｎｍのレジストパターン（芯材パターン）５Ｂを形成する。
上記スリミングの方法としては、酸素を含むプラズマによるドライエッチングや酸性薬液によりレジスト表面をアルカリ可溶とすることで、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液にて現像してもよい。本実施の形態では、２．３８ｗｔ％のＴＭＡＨ水溶液中で３０秒間現像し、純水にてリンスすることでスリミングを行う。
なお、スリミングは、後述する有機反射防止膜４のドライエッチング時に、一部等方的なエッチングを行うことでも達成可能である。また、スリミング量を減らすには、予めレジストパターン５Ａ，５Ｂが線幅４０ｎｍより細くなるように、露光条件又はマスク寸法を調整して、所望のパターンを形成してもよい。なお、上記スリミングは必ずしも行わなくてもよい。
次に、図１（ｃ）に示すように、スリミングされたレジストパターン５Ａ，５Ｂ上に、マスク材膜（第２のマスク材膜）６を目的のパターン幅とほぼ同じ膜厚２０ｎｍとなるように成膜する。
マスク材膜６は、例えば、ＳｉＯ２、ＳｉＮ、ポリシリコン、アモルファスシリコン等を用いることができる。成膜方法としては、例えば、ＣＶＤ方法、スパッタ法、塗布等により形成する。マスク材膜６の膜厚は、ほぼ均一であることが望ましく、レジストパターン５Ａ，５Ｂの形状劣化の起こらない２００℃以下で成膜する、ＬＰ−ＣＶＤ法等が望ましい。本実施の形態では、マスク材膜６は、ＬＰ−ＣＶＤ法を用いてＳｉＯ２により形成する。
次に、図１（ｄ）に示すように、フッ素を含むプラズマにより、マスク材膜６をおよそ２０ｎｍ分エッチバックし、レジストパターン５Ａ，５Ｂの表面を露出させる。これにより、芯材パターンであるレジストパターン５Ａ，５Ｂの側面に側壁パターンとしてのマスク材膜６が形成される。
次に、図１（ｅ）に示すように、マスク材膜６を残したまま、上記レジストパターン５Ａ，５Ｂ、露出する有機反射防止膜４及びカーボン膜３を、例えば、酸素を含むプラズマを用いて、同時に、同一加工条件で異方性エッチング（加工）を行う。これにより、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのカーボン膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成され、第２の領域１０Ｂに、線幅２０ｎｍのカーボン膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成される。なお、レジストの加工には、除去を含む。
次に、図１（ｆ）に示すように、マスク材膜６を除去後、上記カーボン膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。なお、材料の選択によれば、マスク材膜６を除去する前にマスク材膜６をマスクとして、被加工膜２にパターンを転写することも可能である。
次に、図１（ｇ）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記カーボン膜３を除去することで、シリコン基板１上の被加工膜２の第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンが形成され、第２の領域１０Ｂに、線幅２０ｎｍのパターンが形成される。
（第１の実施の形態の効果）
第１の実施の形態によれば、以下の効果が得られる。
（１）リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、アスペクト比が高く、パターン倒れが生じ難いマスクで被加工膜をエッチングすることができる。
（２）芯材パターンの除去と、芯材パターンの下層のカーボン膜のエッチングをガス条件（例えば、ガス種）を変えずに１つの工程で行うことができ、工程数を減らすことができる。
（３）芯材パターンの除去からカーボン膜の除去までを、１つのドライエッチング装置内で行うことが可能となり、工程間搬送時のパーティクル付着等による欠陥の発生を抑制し、歩留まり低下を低減することができる。
（４）工程数の削減による寸法ばらつきの低減と歩留まりが向上する。
（５）レジストにドライエッチング耐性が不要となり、解像性の高いレジスト材料を使うことができる。
第１の実施の形態によれば、以下の効果が得られる。
（１）リソグラフィの露光解像限界を超えた寸法を有するパターンの形成において、アスペクト比が高く、パターン倒れが生じ難いマスクで被加工膜をエッチングすることができる。
（２）芯材パターンの除去と、芯材パターンの下層のカーボン膜のエッチングをガス条件（例えば、ガス種）を変えずに１つの工程で行うことができ、工程数を減らすことができる。
（３）芯材パターンの除去からカーボン膜の除去までを、１つのドライエッチング装置内で行うことが可能となり、工程間搬送時のパーティクル付着等による欠陥の発生を抑制し、歩留まり低下を低減することができる。
（４）工程数の削減による寸法ばらつきの低減と歩留まりが向上する。
（５）レジストにドライエッチング耐性が不要となり、解像性の高いレジスト材料を使うことができる。
［第２の実施の形態］
図２（ａ）〜（ｈ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図２（ａ）〜（ｇ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１００ｎｍのパターンを形成する場合について説明する。本実施の形態において、第１の領域１０Ａの製造工程は、第１の実施の形態と同様であるが、第２の領域１０Ｂの製造工程は、第１の実施の形態と異なる。
図２（ａ）〜（ｈ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図２（ａ）〜（ｇ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１００ｎｍのパターンを形成する場合について説明する。本実施の形態において、第１の領域１０Ａの製造工程は、第１の実施の形態と同様であるが、第２の領域１０Ｂの製造工程は、第１の実施の形態と異なる。
まず、図２（ａ）に示すように、第１の実施の形態と同様に、シリコン基板（半導体基板）上に、下地膜１を介してＳｉＯ２等からなる被加工膜２を膜厚２００ｎｍで形成し、被加工膜２上にカーボン膜（第１のマスク材膜）３を膜厚２００ｎｍで形成し、カーボン膜３上に有機反射防止膜４を膜厚８０ｎｍで形成し、有機反射防止膜４上に化学増幅型ＡｒＦレジストを膜厚１００ｎｍを形成する。
次に、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、化学増幅型ＡｒＦレジストの第１の領域１０Ａに、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを露光し、第２の領域１０Ｂを全面露光する。次に、ホットプレート上でポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ）及び現像を行い、レジストパターン５Ａを形成する。
次に、図２（ｂ）に示すように、上記レジストパターン（芯材パターン）５Ａを２．３８ｗｔ％のＴＭＡＨ水溶液中で３０秒間現像し、純水にてリンスすることで、線幅を２０ｎｍスリミングし、線幅２０ｎｍのレジストパターン５Ａを形成する。レジストパターン５Ｂについてもスリミングを行ってもよい。
なお、スリミングは、反射防止膜４のドライエッチング時に、一部等方的なエッチングを行うことでも達成可能である。また、スリミング量を減らすには、予めレジストパターン５Ａが線幅４０ｎｍより細くなるように、露光量又はマスク寸法を調整して、所望のパターンを形成してもよい。なお、上記スリミングは必ずしも行わなくてもよい。
次に、図２（ｃ）に示すように、第１の領域１０Ａのスリミングされたレジストパターン５Ａ上、及びパターンの存在しない第２の領域１０Ｂに、ＬＰ−ＣＶＤ法によりＳｉＯ２からなるマスク材膜（第２のマスク材膜）６を第１の領域１０Ａ上の目的のパターン幅とほぼ同じ膜厚２０ｎｍとなるように成膜する。この場合、必要に応じて第２の領域１０Ｂのマスク材膜６上に有機反射防止膜を形成してもよい。
次に、図２（ｄ）に示すように、パターンの存在しない第２の領域１０Ｂに、化学増幅型ＡｒＦレジストを膜厚１５０ｎｍで形成する。次に、ＮＡ０．８５のＡｒＦ露光装置を用いて合わせ露光を行い、更に現像処理を施して、膜厚１５０ｎｍの化学増幅型ＡｒＦレジストに線幅１００ｎｍのラインパターン５Ｂを形成する。ラインパターン５Ｂの形成は、パターンサイズに応じてＫｒＦ露光装置やＭＵＶ(Mid UV)露光装置を用いてもよい。
次に、図２（ｅ）に示すように、フッ素を含むプラズマにより、上記マスク材膜６をおよそ２０ｎｍ分エッチバックし、第１の領域１０Ａのレジストパターン５Ａの表面及び第１の領域１０Ａ及び第２の領域１０Ｂの反射防止膜４を露出させる。これにより、第１の領域１０Ａ上に、芯材パターンであるレジストパターン５Ａの側面に側壁パターンとしてのマスク材膜６が形成される。このとき、第２の領域１０Ｂのマスク材膜６は、レジストパターン５Ｂにより保護されるため、加工されない。
次に、図２（ｆ）に示すように、マスク材膜６を残したまま、露出する上記レジストパターン５Ａ、有機反射防止膜４及びカーボン膜３を酸素を含むプラズマを用いて、同時に異方性エッチングを行う。これにより、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのカーボン膜３によるアスペクト比の高い、パターン倒れが抑制されたラインアンドスペースパターンが形成される。
一方、第２の領域１０Ｂでは、線幅１００ｎｍのラインパターン部分のマスク材膜６が残っているため、レジストパターン５Ｂが除去されたところでエッチングがストップし、有機反射防止膜４及びカーボン膜３に線幅１００ｎｍのラインパターンが転写される。
次に、図２（ｇ）に示すように、マスク材膜６を除去した後、上記カーボン膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。
次に、図２（ｈ）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記カーボン膜３を除去することで、シリコン基板１上の被加工膜２の第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンが形成され、第２の領域１０Ｂに線幅１００ｎｍのパターンが形成される。
（第２の実施の形態の効果）
第２の実施の形態によれば、第１の実施の形態の効果に加え、第２の領域１０Ｂに独立したパターンニングを施すことができる。
第２の実施の形態によれば、第１の実施の形態の効果に加え、第２の領域１０Ｂに独立したパターンニングを施すことができる。
［第３の実施の形態］
図３（ａ）〜（ｊ）は、本発明の第３の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図３（ａ）〜（ｊ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１００ｎｍのパターンを形成する場合について説明する。本実施の形態において、目的とするパターンは第２の実施の形態と同様であるが、第１及び第２の領域１０Ａ，１０Ｂの製造工程は、第２の実施の形態と異なる。
図３（ａ）〜（ｊ）は、本発明の第３の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。なお、図３（ａ）〜（ｊ）の各図の左側は、第１の領域１０Ａを示し、右側は、第２の領域１０Ｂを示すものとする。以下に、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１００ｎｍのパターンを形成する場合について説明する。本実施の形態において、目的とするパターンは第２の実施の形態と同様であるが、第１及び第２の領域１０Ａ，１０Ｂの製造工程は、第２の実施の形態と異なる。
まず、図３（ａ）に示すように、第１及び第２の実施の形態と同様に、シリコン基板（半導体基板）上に、下地膜１を介してＳｉＯ２等からなる被加工膜２を膜厚２００ｎｍで形成し、被加工膜２上に、ＣＶＤ法によりカーボン膜（第１のマスク材膜）３を膜厚２００ｎｍで形成し、カーボン膜３上に有機反射防止膜４を膜厚８０ｎｍで形成する。
次に、上記有機反射防止膜４上に膜厚３０ｎｍのＳｉＯ２等からなるマスク材膜（第３のマスク材膜）６Ａを形成し、マスク材膜６Ａ上にレジスト７を形成し、ＮＡ０．７５のＫｒＦ露光装置により、レジスト７の存在しない第１の領域１０Ａと、レジスト７を残した第２の領域１０Ｂを形成する。
次に、図３（ｂ）に示すように、ドライエッチング又はウェットエッチングにより、第１の領域１０Ａのマスク材膜６Ａを除去し、第１の領域１０Ａに有機反射防止膜４を露出させる。
次に、図３（ｃ）に示すように、レジスト７をシンナーを用いて除去する。なお、硫酸と過酸化水素水の混合液等により上記レジスト７を除去してもよい。
次に、図３（ｄ）に示すように、有機反射防止膜４上に化学増幅型ＡｒＦレジストを膜厚１００ｎｍで形成する。次に、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、化学増幅型ＡｒＦレジストの第１の領域１０Ａに、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを形成し、第２の領域１０Ｂに、線幅１２０ｎｍのパターンを形成する。次に、ホットプレート上でポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ)及び現像を行い、レジストパターン５Ａ，５Ｂを形成する。
なお、図３（ａ）に示す工程で有機反射防止膜を形成せずに、図３（ｄ）に示す工程の前に有機反射防止膜を形成してもよい。
次に、図３（ｅ）に示すように、上記レジストパターン５Ａ，５Ｂを２．３８ｗｔ％のＴＭＡＨ水溶液中で３０秒間現像し、純水にてリンスすることで、線幅を２０ｎｍスリミングし、第１の領域１０Ａに線幅２０ｎｍのレジストパターン（芯材パターン）５Ａを形成し、第２の領域１０Ｂに線幅１００ｎｍのレジストパターン５Ｂを形成する。
なお、スリミングは、反射防止膜４のドライエッチング時に、一部等方的なエッチングを行うことでも達成可能である。また、スリミング量を減らすには、予めレジストパターン５Ａが線幅４０ｎｍより細くなるように、露光条件又はマスク寸法を調整して、所望のパターンを形成してもよい。なお、上記スリミングは必ずしも行わなくてもよい。
次に、図３（ｆ）に示すように、スリミングされたレジストパターン５Ａ，５Ｂ上に、ＬＰ−ＣＶＤ法によりＳｉＯ２からなるマスク材膜６Ｂを第１の領域１０Ａ上の目的のパターン幅とほぼ同じ膜厚２０ｎｍとなるように成膜する。
マスク材膜６Ｂは、マスク材膜６Ａとほぼ同じ組成でもよく、後述のカーボン膜３の加工において、エッチング耐性を有する膜でもよい。
次に、図３（ｇ）に示すように、フッ素を含むプラズマにより、マスク材膜（第２のマスク材膜）６Ｂをおよそ２０ｎｍ分エッチバックし、またマスク材膜６Ａを合わせてエッチバックし、レジストパターン５Ａ，５Ｂの表面を露出させる。これにより、第１の領域１０Ａ上に、芯材パターンであるレジストパターン５Ａの側面に側壁パターンとしてのマスク材膜６Ｂが形成される。このとき、第２の領域１０Ｂのレジストパターン５Ｂ下のマスク材膜６Ａは、レジストパターン５Ｂにより保護されるため、加工されない。
次に、図３（ｈ）に示すように、マスク材膜６Ａ，６Ｂを残したまま、露出するレジストパターン５Ａ，５Ｂ、有機反射防止膜４、及びカーボン膜３を酸素を含むプラズマを用いて、同時に異方性エッチングを行う。これにより、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのカーボン膜３によるアスペクト比の高いラインアンドスペースパターンが形成される。一方、第２の領域１０Ｂでは、線幅１２０ｎｍのパターン部分のマスク材膜６Ａが残っているため、レジストパターン５Ｂが除去されたところでエッチングがストップし、カーボン膜３に線幅１２０ｎｍのパターンが転写される。
次に、図３（ｉ）に示すように、上記カーボン膜３をマスクとして用いて、酸素プラズマ、ＲＩＥ等のドライエッチングにより被加工膜２にパターンを転写する。
次に、図３（ｊ）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記カーボン膜３を除去することで、シリコン基板１上の被加工膜２の第１の領域１０Ａに、４０ｎｍピッチ、線幅２０ｎｍのラインアンドスペースパターンが形成され、第２の領域１０Ｂに、線幅１２０ｎｍのパターンが形成される。
（第３の実施の形態の効果）
第３の実施の形態によれば、第２の実施の形態と同様の効果が得られる。また、第１の領域１０Ａにおける微細パターンと第２の領域１０Ｂにおける大パターンとを同一のマスクで形成するため、合わせズレが無くなる。
第３の実施の形態によれば、第２の実施の形態と同様の効果が得られる。また、第１の領域１０Ａにおける微細パターンと第２の領域１０Ｂにおける大パターンとを同一のマスクで形成するため、合わせズレが無くなる。
［第４の実施の形態］
図４（ａ）〜（ｈ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示し、（ａ１）は断面図、（ａ２）は、（ａ１）に示す断面構造を上から見た平面図、（ａ３）は、（ａ２）のＡ−Ａ線断面図、（ｂ），（ｃ１）は断面図、（ｃ２）は、（ｃ１）に示す断面構造を上から見た平面図、（ｃ３）は、（ｃ２）のＢ−Ｂ線断面図、（ｄ１）は断面図、（ｄ２）は、（ｄ１）に示す断面構造を上から見た平面図、（ｅ１）は断面図、（ｅ２）は、（ｅ１）に示す断面構造を上から見た平面図、（ｅ３）は、（ｅ２）のＣ−Ｃ線断面図、（ｆ１）は断面図、（ｆ２）は（ｆ１）に示す断面構造を上から見た平面図、（ｆ３）は（ｆ２）のＤ−Ｄ線断面図、（ｇ１）は断面図、（ｇ２）は（ｇ１）に示す断面構造を上から見た平面図、（ｇ３）は（ｇ２）のＥ−Ｅ線断面図、（ｈ１）は断面図、（ｈ２）は（ｈ１）に示す断面構造を上から見た平面図、（ｈ３）は（ｈ２）のＦ−Ｆ線断面図である。本実施の形態は、第２の実施の形態において、第１の領域１０Ａのラインアンドスペースのレジストパターン５Ａの端部にコンタクトフリンジパターンを形成する工程を付加したものであり、他は第２の実施の形態と同様である。
図４（ａ）〜（ｈ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示し、（ａ１）は断面図、（ａ２）は、（ａ１）に示す断面構造を上から見た平面図、（ａ３）は、（ａ２）のＡ−Ａ線断面図、（ｂ），（ｃ１）は断面図、（ｃ２）は、（ｃ１）に示す断面構造を上から見た平面図、（ｃ３）は、（ｃ２）のＢ−Ｂ線断面図、（ｄ１）は断面図、（ｄ２）は、（ｄ１）に示す断面構造を上から見た平面図、（ｅ１）は断面図、（ｅ２）は、（ｅ１）に示す断面構造を上から見た平面図、（ｅ３）は、（ｅ２）のＣ−Ｃ線断面図、（ｆ１）は断面図、（ｆ２）は（ｆ１）に示す断面構造を上から見た平面図、（ｆ３）は（ｆ２）のＤ−Ｄ線断面図、（ｇ１）は断面図、（ｇ２）は（ｇ１）に示す断面構造を上から見た平面図、（ｇ３）は（ｇ２）のＥ−Ｅ線断面図、（ｈ１）は断面図、（ｈ２）は（ｈ１）に示す断面構造を上から見た平面図、（ｈ３）は（ｈ２）のＦ−Ｆ線断面図である。本実施の形態は、第２の実施の形態において、第１の領域１０Ａのラインアンドスペースのレジストパターン５Ａの端部にコンタクトフリンジパターンを形成する工程を付加したものであり、他は第２の実施の形態と同様である。
まず、第２の実施の形態と同様に、図４Ａ（ａ１）に示すように、シリコン基板（半導体基板）上に、下地層１を介してＳｉＯ２等からなる被加工膜２を膜厚２００ｎｍで形成し、被加工膜２上にカーボンを主成分とするカーボン膜（第１のマスク材膜）３を膜厚２００ｎｍで形成する。
次に、カーボン膜３上に有機反射防止膜４を膜厚８０ｎｍで形成し、有機反射防止膜４上に化学増幅型ＡｒＦレジストを膜厚１００ｎｍで形成する。次に、ＮＡ１．３以上のＡｒＦ液浸露光装置により、レチクルを介して、化学増幅型ＡｒＦレジストの第１の領域１０Ａに、ピッチ８０ｎｍ、線幅４０ｎｍのラインアンドスペースパターンを形成する。次に、ホットプレート上でポストエクスポジャーベーク（Post Exposure Bake：ＰＥＢ）及び現像を行い、レジストパターン５Ａを形成する。次に、レジストパターン５Ａ上に酸性樹脂の水溶液を塗布し、ホットプレート上で１５０℃で６０秒間ベースする。
第１の領域１０Ａの線幅４０ｎｍのレジストパターン５Ａを形成する際に、図４Ａ（ａ２），（ａ３）に示すように、レジストパターン５Ａのラインの五角形の端部５ａに傾斜面５ｂを設けておく。傾斜面５ｂの形成には、露光装置において非対称照明条件を用いる方法や、特開２０００−３１０８５０号公報、特開２００１−１０２２８２号公報、特開２００２−２５８９５号公報、特開２００２−２９９２０５号公報等に提案されている露光装置のフォーカス位置に依存しない露光量モニターパターン等を用いることができる。なお、傾斜５ｂの形成方法は、これらに限定されない。
次に、図４Ａ（ｂ）に示すように、レジストパターン５Ａを２．３８ｗｔ％のＴＭＡＨ水溶液中で３０秒間現像し、純水にてリンスすることで、線幅を２０ｎｍスリミングし、第１の領域１０Ａに線幅２０ｎｍのレジストパターン（芯材パターン）５Ａを形成する。
次に、図４Ｂ（ｃ１）に示すように、第１の領域１０Ａのスリミングされたレジストパターン５Ａ上、及びパターンの存在しない第２の領域１０Ｂに、ＬＰ−ＣＶＤ法によりＳｉＯ２からなるマスク材膜（第２のマスク材膜）６を第１の領域１０Ａ上の目的のパターン幅とほぼ同じ膜厚２０ｎｍとなるように成膜する。
レジストパターン５Ａの傾斜面５ｂ上に形成されるマスク材膜６の膜厚は、上記傾斜面５ｂの角度をθとすると、２０／ｃｏｓθｎｍとなる。例えば、θが４５°のときは２８ｎｍ（６０°の時には４０ｎｍ）となる。一方、レジストパターンの垂直な側壁部分に形成されたマスク材膜６の膜厚は、スリミングにより減少したレジスト膜厚（９０ｎｍ）とマスク材膜６の膜厚（２０ｎｍ）とを足して、およそ１１０ｎｍとなる。
次に、図４（ｄ１）に示すように、パターンの存在しない第２の領域１０Ｂに、化学増幅型ＡｒＦレジストを膜厚１５０ｎｍで形成する。次に、ＮＡ０．８５のＡｒＦ露光装置を用いて合わせ露光を行い、膜厚１５０ｎｍの化学増幅型ＡｒＦレジストに線幅１００ｎｍのラインパターン５Ｂと、図４（ｄ２）に示すように、傾斜面５ｂの領域の一部を含むように、一辺が２５０ｎｍの一対の矩形レジストパターン１６をコンタクトフリンジパターンとして形成する。
次に、図４（ｅ１）〜（ｅ３）に示すように、フッ素を含むプラズマにより、傾斜面５ｂの領域上の上記マスク材膜６分の２８ｎｍ分エッチバックし、第１の領域１０Ａと傾斜面５ｂの領域上の一部のレジストパターン５Ａの表面を露出させる。これにより、第１の領域１０Ａ上に、芯材パターンであるレジストパターン５Ａの側面に側壁パターンとしてのマスク材膜６が形成される。このとき、第２の領域１０Ｂのマスク材膜６は、レジストパターン５Ｂにより保護するため、加工されない。同じく、矩形レジストパターン１６の下にあるＳｉＯ２膜も保護されるため、加工されない。
次に、図４（ｆ１）〜（ｆ３）に示すように、マスク材膜６をマスクとして用いて、上記レジストパターン５Ａ、有機反射防止膜４及びカーボン膜３を酸素を含むプラズマを用いて、連続的に異方性エッチングを行う。これにより、第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのカーボン膜３によるアスペクト比の高いラインアンドスペースパターンが形成される。
一方、第２の領域１０Ｂ及び矩形レジストパターン１６の部分では、線幅１００ｎｍのラインパターン部分のマスク材膜６が残っているため、レジストパターン５Ｂが除去されたところでエッチングがストップし、有機反射防止膜４及びカーボン膜３に線幅１００ｎｍのラインパターンが転写される。また、同時に、線幅２０ｎｍのラインアンドスペースの端部で繋がっていたマスク材膜６の側壁を除去することができ（閉ループのカット）、かつラインの端部にコンタクトフリンジを形成することができる。
次に、図４（ｇ１）〜（ｇ３）に示すように、上記カーボン膜３をマスクとして用いて、ドライエッチングにより被加工膜２にパターンを転写する。このとき、図４（ｇ３）に示すように、レジストパターン１６の部分では、カーボン膜３が段差を有する形で残る。
次に、図４（ｈ１）〜（ｈ３）に示すように、例えば、酸素ガスを用いたプラズマアッシングにより、上記カーボン膜３を除去することで、シリコン基板１上の被加工膜２の第１の領域１０Ａに、ピッチ４０ｎｍ、線幅２０ｎｍのラインアンドスペースパターンが形成され、第２の領域１０Ｂに線幅１００ｎｍのラインパターンが形成され、線幅２０ｎｍのパターンのライン端部にコンタクトフリンジを形成することができる。図４（ｈ３）に示すように、カーボン膜３の段差が被加工膜２に転写されることはない。
（第４の実施の形態の効果）
第４の実施の形態によれば、第２の実施の形態と同様の効果を奏するとともに、ラインアンドスペースパターンのライン端部の閉ループをエッチバックの際に分離することができる。また、従来、閉ループのカットに、被加工膜へのパターン転写後にもう一回必要としていた露光工程を省略することができる。
第４の実施の形態によれば、第２の実施の形態と同様の効果を奏するとともに、ラインアンドスペースパターンのライン端部の閉ループをエッチバックの際に分離することができる。また、従来、閉ループのカットに、被加工膜へのパターン転写後にもう一回必要としていた露光工程を省略することができる。
なお、本発明は、上記各実施の形態に限定されず、その発明の要旨を逸脱しない範囲内で種々変形実施が可能である。
例えば、第２の実施の形態の図２（ａ）、及び第４の実施の形態の図４Ａ（ａ）の第２の領域において、パターンの存在しない領域として、レジストを抜いたが、レジストを残してもよい。
また、上記各実施の形態では、第１のマスク材膜としてカーボン膜を用いたが、他の材料でもよい。また、第１のマスク材膜を除去する方法として、エッチングでもよい。
また、本発明の要旨を逸脱しない範囲内で、上記各実施の形態を構成する工程を任意に組み合わせることができる。例えば、第４の実施の形態のラインアンドスペースのライン端部の閉ループをエッチバックの際に分離できるようにした工程は、他の実施の形態で行ってもよい。
また、上記各実施の形態における各工程は、本発明の要旨を逸脱しない範囲内で、順序を入れ替えてもよく、複数の工程が並行して行われてもよく、１つの工程に他の工程が含まれていてもよい。
１ 下地膜、２ 被加工膜、３ カーボン膜、４ 有機反射防止膜、５Ａ，５Ｂ レジストパターン、５ａ 端部、５ｂ 傾斜面、６，６Ａ，６Ｂ マスク材膜、７ レジスト、１０Ａ 第１の領域、１０Ｂ 第２の領域、１６ 矩形レジストパターン
Claims (2)
- 半導体基板上に形成された被加工膜上に第１のマスク材膜を形成する工程と、
前記第１のマスク材膜上に、第３のマスク材膜が存在しない第１の領域と、第３のマスク材膜が存在する第２の領域とを形成する工程と、
前記第１のマスク材膜上及び前記第３のマスク材膜上にレジストパターンを形成する工程と、
前記レジストパターンを覆うように前記第１のマスク材膜及び前記第３のマスク材膜上に所望の膜厚の第２のマスク材膜を形成する工程と、
前記第２のマスク材膜をエッチバックして、前記レジストパターン及び第１のマスク材膜を露出させる工程と、
エッチバックされた前記第２のマスク材膜を残したまま、露出した前記レジストパターン及び前記第１のマスク材膜を同時に加工する工程と、
前記第１のマスク材膜下に露出する前記被加工膜部を加工する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１のマスク材膜は、カーボンを主成分とするカーボン膜、又は表面に有機反射防止膜が形成されたカーボンを主成分とするカーボン膜である請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008152016A JP5224919B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
| US12/481,919 US8329385B2 (en) | 2008-06-10 | 2009-06-10 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008152016A JP5224919B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302143A JP2009302143A (ja) | 2009-12-24 |
| JP5224919B2 true JP5224919B2 (ja) | 2013-07-03 |
Family
ID=41548768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008152016A Expired - Fee Related JP5224919B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5224919B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065772A (ja) | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013197266A (ja) | 2012-03-19 | 2013-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014053565A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP5983322B2 (ja) * | 2012-11-05 | 2016-08-31 | 大日本印刷株式会社 | パターン構造体の形成方法 |
| JP6167609B2 (ja) * | 2013-03-28 | 2017-07-26 | 大日本印刷株式会社 | ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法 |
| JP6183519B2 (ja) * | 2016-08-26 | 2017-08-23 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06264270A (ja) * | 1993-03-09 | 1994-09-20 | Citizen Watch Co Ltd | 硬質カーボン膜のパターニング方法 |
| US7902074B2 (en) * | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US7429533B2 (en) * | 2006-05-10 | 2008-09-30 | Lam Research Corporation | Pitch reduction |
| US7807575B2 (en) * | 2006-11-29 | 2010-10-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices |
-
2008
- 2008-06-10 JP JP2008152016A patent/JP5224919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009302143A (ja) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745339B2 (en) | Method for forming fine pattern of semiconductor device | |
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| KR100819673B1 (ko) | 반도체 소자 및 그의 패턴 형성 방법 | |
| US7754591B2 (en) | Method for forming fine pattern of semiconductor device | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US8728945B2 (en) | Method for patterning sublithographic features | |
| US8110340B2 (en) | Method of forming a pattern of a semiconductor device | |
| JP5224919B2 (ja) | 半導体装置の製造方法 | |
| JP2007227934A (ja) | 半導体素子の微細パターン形成方法及び基板用パターン形成方法 | |
| US8303831B2 (en) | Methods for fabricating semiconductor devices | |
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
| KR20100134418A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| JP2008066713A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2008166718A (ja) | 半導体素子のパターン形成方法 | |
| JP2010087300A (ja) | 半導体装置の製造方法 | |
| US20080057688A1 (en) | Method of forming bit line of semiconductor memory device | |
| US20090246954A1 (en) | Method of manufacturing semiconductor device | |
| US8329385B2 (en) | Method of manufacturing a semiconductor device | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| TWI443758B (zh) | 形成閘極導體結構的方法 | |
| CN112951718B (zh) | 半导体结构及其形成方法 | |
| TW201322369A (zh) | 接觸窗開口的形成方法 | |
| JP5275085B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100927 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110627 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110628 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110629 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5224919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |