JP2010287861A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010287861A JP2010287861A JP2009142609A JP2009142609A JP2010287861A JP 2010287861 A JP2010287861 A JP 2010287861A JP 2009142609 A JP2009142609 A JP 2009142609A JP 2009142609 A JP2009142609 A JP 2009142609A JP 2010287861 A JP2010287861 A JP 2010287861A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- workpiece
- exposure
- corresponds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】低コストで微細パターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、被加工体10上に第1のレジスト11を形成し、第1のレジスト11をパターニングする工程と、第1のレジスト11のパターニングの後、被加工体10上に第2のレジスト12を形成し、第2のレジスト12に対する選択的露光、ベーク及び現像を行い、その現像時に被加工体10上に残っている第1のレジスト11を除去するとともに、第2のレジスト12の一部を選択的に除去して、第2のレジスト12をパターニングする工程と、パターニングされた第2のレジスト12をマスクにして被加工体10を加工する工程と、を備える。
【選択図】図1
【解決手段】本発明の半導体装置の製造方法は、被加工体10上に第1のレジスト11を形成し、第1のレジスト11をパターニングする工程と、第1のレジスト11のパターニングの後、被加工体10上に第2のレジスト12を形成し、第2のレジスト12に対する選択的露光、ベーク及び現像を行い、その現像時に被加工体10上に残っている第1のレジスト11を除去するとともに、第2のレジスト12の一部を選択的に除去して、第2のレジスト12をパターニングする工程と、パターニングされた第2のレジスト12をマスクにして被加工体10を加工する工程と、を備える。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関する。
露光装置の短波長化やNAの向上に比べて、デバイスの微細化の進展が速く、微細パターンを1回の露光で形成することは解像性能の点で難しくなっている。
所望パターンを複数のパターンに分割して、レジストパターン形成後ハードマスクへのレジストパターン転写を行うことを分割した各々のパターンについて行い、得られたハードマスクパターンをマスクにしてエッチングを行って所望の被加工膜パターンを得る方法が知られている(ダブルパターニング、多重パターニング)。しかし、ハードマスクを使用すると、レジストパターン形成工程のみならず、ハードマスク膜形成工程、エッチング工程、ハードマスク剥離工程が増加するため、コストが増加してしまうという問題点があった。
そのため、半周期パターンを形成する場合には、側壁残しプロセスが提案されている。しかし、最初に犠牲パターンを形成した後、その側壁に側壁材を形成して犠牲パターンを除去する方法なので形成できるパターンには制限がある。
また、残しパターンのダブルパターニングについては、下層反射防止膜(BARC:Bottom Anti-Reflection Coating)をハードマスクとして使う方法や、レジストパターンを積層してエッチングマスクとする方法(UVキュア、イオン注入、ベークによる不溶化プロセス、フリージング剤、ネガ・ポジ積層プロセス、PEB(Post Exposure Bake)温度の違いを利用したポジ・ポジ積層プロセス等)が提案されている。しかし、BARCを使用する場合には加工したBARC上のパターニングを行うこととなり、反射防止性能が出なくなってしまう。レジストを積層する場合では、パターンを積層していくので、抜きパターンのダブルパターニングを行うことができない。
銅等の金属配線をめっきで形成するために抜きラインを形成する必要がある。また、コンタクトホールパターンは、ラインパターンと比べると同一寸法でもマージンが小さく、ダブルパターニングの必要性の高いパターンである。このように、ダブルパターニングの必要性はあっても、抜きパターンを形成するためにはハードマスクを使った高コストプロセス以外に有効な方法がないという問題があった。
また、特許文献1には、最初にポジ型レジストのパターンを形成した後、ポジ型レジストよりも薄くネガ型レジストを形成し、全面に紫外線を照射した後ポジ型レジストを除去することで、残ったネガ型レジストによるパターンを得る方法が開示されている。しかし、この場合、最初に形成したポジ型レジストによるパターンの反転パターンが形成されるだけで、そのポジ型レジストパターンよりも微細ピッチのパターンが形成されるものではない。
本発明は、低コストで微細パターンを形成可能な半導体装置の製造方法を提供する。
本発明の一態様によれば、被加工体上に第1のレジストを形成し、前記第1のレジストに対する選択的露光、ベーク及び現像を行い、前記第1のレジストをパターニングする工程と、前記第1のレジストをパターニングした後、前記被加工体上に第2のレジストを形成し、前記第2のレジストに対する選択的露光、ベーク及び現像を行い、前記第2のレジストの一部を選択的に除去すると共に、前記被加工体上に残っている前記第1のレジストを除去して前記第2のレジストをパターニングする工程と、前記パターニングされた前記第2のレジストをマスクにして前記被加工体を加工する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、低コストで微細パターンを形成可能な半導体装置の製造方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る半導体装置の製造工程を示す模式断面図である。図2は、図1における特定の工程の平面図を示す。図2(a)におけるA−A断面が図1(a)に対応し、図2(b)におけるB−B断面が図1(d)に対応し、図2(c)におけるC−C断面が図1(e)に対応する。
図1は、本発明の第1実施形態に係る半導体装置の製造工程を示す模式断面図である。図2は、図1における特定の工程の平面図を示す。図2(a)におけるA−A断面が図1(a)に対応し、図2(b)におけるB−B断面が図1(d)に対応し、図2(c)におけるC−C断面が図1(e)に対応する。
図1及び図2は、被加工体10に選択的に開口部を形成する工程を示す。被加工体10は、半導体ウェーハ上に形成された絶縁膜、導電膜、半導体膜などである。あるいは、半導体ウェーハそのものが被加工体10であってもよい。
本実施形態では、図2(c)に示すように、例えば平面形状が円形状で同じ直径を有する複数のホール10aを被加工体10に形成する。これらホール10aは、半導体デバイスにおいて上下の層間を接続するためのコンタクトホールに対応する。
図2(c)において直交する2方向XとYを導入すると、各ホール10aはX方向およびY方向にそれぞれ等間隔で形成されている。例えば、X方向のホール10a間の間隔はホール10aの直径とほぼ等しく、Y方向のホール10a間の間隔もホール10aの直径とほぼ等しい。近年、コンタクトホールの直径及び配置ピッチはますます微細化が進められ、そのように密に配置されたコンタクトホールパターンに対応するパターンを1回の露光でレジストに形成することは解像性能の点で困難となってきている。
そこで、本実施形態では、被加工体10に形成すべきコンタクトホールパターンを、より配置密度の低い2つのパターン(第1のパターンと第2のパターン)に、パターンデータ処理上の分割を行い、それぞれに対応する2枚のレチクルを使ってレジストに転写する。ここで、図2(b)において破線で示すホール11aのパターンが第1のパターンに相当し、実線で示すホール12aのパターンが第2のパターンに相当する。
まず、図1(a)及び図2(a)に示すように、被加工体10上に第1のレジスト11のパターンを形成する。具体的に、第1のレジスト11はポジ型レジストであり、第1のレジスト11を被加工体10全面に形成した後、図3(a)に示すレチクル(もしくはフォトマスク)15を使って選択的露光を行う。レチクル15は、露光光に対して透過性を有する基板に、遮光膜またはハーフトーン膜15aが選択的に形成された構造を有する。この遮光膜またはハーフトーン膜15aのパターンは、図2(b)において破線で示すホール11aのパターン(第1のパターン)に対応する。
上記露光の後、現像を行う。第1のレジスト11はポジ型レジスト膜であるため未露光部が、図1(a)及び図2(a)に示すように、被加工体10上に残される。第1のレジスト11はピラー状に被加工体10上に残され、これは、図2(b)に示すホール11a(いわゆる抜きパターン)の反転パターンに対応する。
次に、図1(b)に示すように、被加工体10上に、ネガ型レジストである第2のレジスト12を形成する。このとき、第2のレジスト12の膜厚を調整して、ピラー状の第1のレジスト11の側面のすべてが第2のレジスト12で覆われないようにする。例えば、第2のレジスト12の第1のレジスト11に対する接触角を大きくするなどの調整により、第1のレジスト11間のスペース部に形成される第2のレジスト12と、第1のレジスト11の上面上に形成される第2のレジスト12とがつながらないようにする。また、第1のレジスト11間のスペース部面積を考慮して、第2のレジスト12がそのスペース部を覆うことができるように、第2のレジスト12の膜厚を調整することも必要である。また、第2のレジスト12の形成にあたっては例えば第2のレジスト12を形成する材料を有機溶媒に溶解した溶液を被加工体10上に塗布した後乾燥させるが、第2のレジスト12の塗布時に第1のレジスト11が溶解してしまわないような材料の組み合わせにする必要もある。
すなわち、第2のレジスト12は、第1のレジスト11が存在しない部分(第1のレジスト11間のスペース部)の被加工体10表面を覆うと共に、ピラー状の第1のレジスト11の上面上にも残される。そして、第2のレジスト12の膜厚は第1のレジスト11の膜厚(もしくは高さ)よりも小さく、第1のレジスト11における上端側の側面の一部は第2のレジスト12で覆われずに露出される。
次に、図1(c)に示すように、レチクル(もしくはフォトマスク)16を使って第2のレジスト12に対して選択的露光を行う。レチクル16は、図3(b)に示すように、露光光に対して透過性を有する基板に、遮光膜またはハーフトーン膜16aが選択的に形成された構造を有する。この遮光膜またはハーフトーン膜16aのパターンは、図2(b)において実線で示すホール12aのパターン(第2のパターン)に対応する。この露光により第2のレジスト12に転写されるパターン像は、図2(b)に示すホール12aのパターン(抜きパターン)に対応する。このとき、第1のレジスト11も露光される。第1のレジスト11の上面上には第2のレジスト12が存在するが、第2のレジスト12はほとんど光を吸収しないため、第1のレジスト11にも露光光は照射される。
この露光後、ベーク(PEB:Post Exposure Bake)工程が行われ、さらにその後、現像が行われる。ネガ型レジストである第2のレジスト12における露光部は架橋して現像液に対して不溶になる。一方、ポジ型レジストである第1のレジスト11における露光部(被加工体10上にピラー状に残っているすべての部分)では、ポリマーに結合している溶解抑止効果を持つ保護基が外れて現像液に対して可溶になる。そして、第1のレジスト11の側面の一部は第2のレジスト12で覆われずに露出しているため、この部分から現像液に対して溶解していき、第1のレジスト11は被加工体10上から除去される。
現像後の状態を図1(d)及び図2(b)に示す。この現像により、第2のレジスト12に、ホール11a(第1のパターン)と、ホール12a(第2のパターン)とを組み合わせたパターンが形成される。ホール12aは、第2のレジスト12における未露光部が現像液に溶解して除去されて形成されたものであり、ホール11aは同じ現像液でピラー状の第1のレジスト11が溶解して除去されて形成されたものである。ホール11a、12aのパターンは、前述した第1のパターンと第2のパターンとを組み合わせたパターンであり、第1のパターンのパターンピッチおよび第2のパターンのパターンピッチよりも微細なピッチで形成される。
そして、これらホール11a、12aが形成された第2のレジスト12をマスクにして、下層の被加工体10を選択的にエッチングすることで、図1(e)及び図2(c)に示すように、所望のホール10aのパターンが被加工体10に形成される。
従来行われているハードマスクを使ったダブルパターニング方法に対して、本実施形態ではレジスト(第1のレジスト11及び第2のレジスト12)に対するプロセスだけでよく、ハードマスクの形成、ハードマスクに対するエッチング、ハードマスクの剥離といったプロセスが不要であるため工程数を削減でき低コスト化を図れる。
図16は、本発明の実施形態に対する第1の比較例の半導体装置の製造工程を示す模式断面図である。図17は、図16における特定の工程の平面図を示す。図17(a)におけるA−A断面が図16(c)に対応し、図17(b)におけるB−B断面が図16(g)に対応し、図17(c)におけるC−C断面が図16(i)に対応する。
まず、図16(a)に示すように、被加工体10上にハードマスク101を形成する。次に、図16(b)に示すように、ハードマスク101上に第1のレジスト102を形成した後、その第1のレジスト102をパターニングする。この第1のレジスト102をマスクにしてエッチングを行うことで、図16(c)、図17(a)に示すように、ハードマスク101に選択的にホール101aが形成される。
次に、図16(d)に示すように、被加工体10上に第1のレジスト101を覆うように第2のレジスト103を形成する。この後、図16(e)に示すように、レチクル16を使って選択的露光を行う。レチクル16は、露光光に対して透過性を有する基板に、遮光膜(またはハーフトーン膜)16aが選択的に形成された構造を有する。
上記露光の後、現像を行う。第2のレジスト103はネガ型レジストであるため、図16(f)に示すように、未露光部が除去されホール103aが形成される。このホール103aが形成された第2のレジスト103をマスクにしてエッチングを行うことで、図16(g)、図17(b)に示すように、ハードマスク101にホール101bが形成される。
ホール101a及びホール101bが形成されたハードマスク101をマスクにして被加工体10をエッチングすることで、図16(h)に示すように、被加工体10にホール10aが形成される。被加工体10表面上に残されたハードマスク101を除去することで、図16(i)、図17(c)に示すように、ホール10aが形成された被加工体10が得られる。
これに対して、本実施形態では、最終的に抜きパターンとなる第1のパターンを反転させた残しパターンとして第1のレジスト11を最初に被加工体10上に形成し、その後第1のレジスト11を除去することで抜きパターンを形成するようにしている。すなわち、本実施形態では、1回の露光では形成が困難な微細抜きパターンを、ハードマスクを使わなくても低コストで形成することができる。しかも、第1のレジスト11の不溶化プロセスが不要であるばかりか、第1のレジスト11を除去するにあたっては第2のレジスト12の現像時に同じ現像液で第1のレジスト11も溶解させてしまうので、より工程数の少ない低コストプロセスが実現できる。
前述した説明では、等ピッチで周期的に配置されたホールパターンの形成方法について述べたが、ランダムピッチで非周期的に配置されたホールパターンの形成も本方法で可能である。すなわち、まずパターンデータ上の処理で、最終的に形成すべきパターンをより密度の低い第1のパターンと第2のパターンとに分割した後、上記と同様に、第1のパターン(抜きパターン)の反転パターンに対応する第1のレジストからなるパターンを形成し、第2のパターンに対応する第2のレジストからなるパターンを形成すればよい。また、ホールのサイズも1種類だけでなく、縦横比の異なる楕円形状のホールが混在している場合も本方法でパターン形成可能である。
また、例えば銅配線をめっきで形成するために被加工体にライン状の開口部(溝パターン)を形成する場合がある。本実施形態では、1回の露光では形成困難な微細ピッチの溝パターンのダブルパターニングも可能である。
溝パターンの場合の工程断面図は図1と同様である。溝パターンにおいて図1(a)に対応する平面図を図4(a)に、図1(d)に対応する平面図を図4(b)に、図1(e)に対応する平面図を図4(c)に示す。すなわち、図4(a)におけるA−A断面は図1(a)の断面に対応し、図4(b)におけるB−B断面は図1(d)の断面に対応し、図4(c)におけるC−C断面は図1(e)の断面に対応する。なお、図4における符号の添字2i(i=1、2)が、図1における符号の添字1iに対応する。
溝パターンの場合においても、被加工体10に形成すべき溝パターンを、より配置密度の低い2つのパターン(第1のパターンと第2のパターン)に、パターンデータ処理上の分割を行い、それぞれに対応する2枚のレチクルを使ってレジストに転写する。ここで、図4(b)における溝21aのパターンが第1のパターンに相当し、溝22aのパターンが第2のパターンに相当する。
溝パターンの場合も前述したホールパターンの場合と同様に工程が進められていく。すなわち、第1のレジスト21はポジ型レジストであり、第1のレジスト21を被加工体10全面に形成した後、図5(a)に示すレチクル(もしくはフォトマスク)23を使って選択的露光を行う。レチクル23は、露光光に対して透過性を有する基板に、ライン状の遮光膜またはハーフトーン膜23aが選択的に形成された構造を有する。
上記露光の後、現像を行い、図4(a)に示すように、被加工体10上にライン状の第1のレジスト21(図1(a)では第1のレジスト11に対応)のパターンが形成される。これは、図4(b)に示す溝21a(抜きパターン)の反転パターンに対応する。
次に、被加工体10上に、ネガ型レジストである第2のレジスト22を形成する。このときも、第2のレジスト22の膜厚を調整して、第1のレジスト21(図1(b)では第1のレジスト11に対応)の側面のすべてが第2のレジスト22(図1(b)では第2のレジスト12に対応)で覆われないようにする。すなわち、第1の膜21(図1(b)では第1のレジスト11に対応)における上端側の側面の一部は第2のレジスト22(図1(b)では第2のレジスト12に対応)で覆われずに露出される。
次に、図5(b)に示すレチクル(もしくはフォトマスク)24を使って第2のレジスト22に対して選択的露光を行う。レチクル24は、露光光に対して透過性を有する基板に、遮光膜またはハーフトーン膜24aが選択的に形成された構造を有する。この露光時、第1のレジスト21も露光される。
上記露光後、ベーク(PEB)工程が行われ、さらにその後、現像が行われる。ネガ型レジストである第2のレジスト22における露光部は架橋して現像液に対して不溶になる。一方、ポジ型レジストである第1のレジスト21における露光部(被加工体10上にライン状に残っているすべての部分)では、ポリマーに結合している溶解抑止効果を持つ保護基が外れて現像液に対して可溶になる。そして、第1のレジスト21の側面の一部は第2のレジスト22で覆われずに露出しているため、この部分から現像液に対して溶解していき、第1のレジスト21は被加工体10上から除去される。
現像後の状態を図4(b)に示す。この現像により、第2のレジスト22に、溝21a(第1のパターン)と、溝22a(第2のパターン)とを組み合わせたパターンが形成される。溝22aは、第2のレジスト22における未露光部が現像液に溶解して除去されて形成されたものであり、溝21aは同じ現像液で第1のレジスト21が溶解して除去されて形成されたものである。このパターンは、前述した第1のパターンと第2のパターンとを組み合わせたパターンであり、第1のパターンのパターンピッチおよび第2のパターンのパターンピッチよりも微細なピッチで形成される。
そして、これら溝21a、22aが形成された第2のレジスト22をマスクにして、下層の被加工体10を選択的にエッチングすることで、図4(c)に示すように、所望の溝10bのパターンが被加工体10に形成される。
図4(c)には、複数の溝もしくはライン状のスペースが等間隔で配列された形態を示すが、ランダムピッチで配列された溝パターンにも本発明は適用可能であり、また、複数種類の溝が混在しているパターンにも適用可能である。
例えば、図6(c)には、異なるピッチ、異なる種類(形状・寸法)の3つの溝10c、10d、10eが被加工体10に形成された具体例を示す。図6(a)は図4(a)に対応する工程の平面図であり、図6(b)は図4(b)に対応する工程の平面図であり、図6(c)は図4(c)に対応する工程の平面図である。
このパターンの場合も、被加工体10に形成すべき溝10c〜10eのパターンを、より配置密度の低い第1のパターン10c、10eと、第2のパターン10dとに分割した上で露光転写を行う。
まず、図6(a)に示すように、被加工体10上にライン状に第1のレジスト31のパターンを形成する。第1のレジスト31はポジ型レジストであり、そのポジ型レジストを被加工体10全面に形成した後、図7(a)に示すレチクル(もしくはフォトマスク)35を使って選択的露光を行う。レチクル35は、露光光に対して透過性を有する基板に、ライン状の遮光膜またはハーフトーン膜35a、35bが選択的に形成された構造を有する。
上記露光の後、現像を行い、第1のレジスト31が被加工体10上に残される。これは、図6(b)に示す溝(抜きパターン)31aの反転パターンに対応する。
次に、被加工体10上に、ネガ型レジストである第2のレジスト32を形成する。このときも、第2のレジスト32の膜厚を調整して、第1のレジスト31のそれぞれの側面のすべてが第2のレジスト32で覆われないようにする。
次に、図7(b)に示すレチクル(もしくはフォトマスク)36を使って第2のレジスト32に対して選択的露光を行う。レチクル36は、露光光に対して透過性を有する基板に、遮光膜またはハーフトーン膜36aが選択的に形成された構造を有する。この露光時、第1のレジスト31も露光される。
上記露光後、ベーク(PEB)工程が行われ、さらにその後、現像が行われる。ネガ型レジストである第2のレジスト32における露光部は架橋して現像液に対して不溶になる。一方、ポジ型レジストである第1のレジスト31における露光部(被加工体10上にライン状に残っているすべての部分)では、ポリマーに結合している溶解抑止効果を持つ保護基が外れて現像液に対して可溶になる。そして、第1のレジスト31のそれぞれの側面の一部は第2のレジスト32で覆われずに露出しているため、この部分から現像液に対して溶解していき、第1のレジスト31は被加工体10上から除去される。
現像後の状態を図6(b)に示す。この現像により、第2のレジスト32に、溝31a(第1のパターン)と、溝32a(第2のパターン)とを組み合わせたパターンが形成される。溝32aは、第2のレジスト32における未露光部が現像液に溶解して除去されて形成されたものであり、溝31aは同じ現像液で第1のレジスト31が溶解して除去されて形成されたものである。溝31a、32aのパターンは、第1のパターン31aと第2のパターン32aとを組み合わせたパターンであり、第1のパターン31aのパターンピッチおよび第2のパターン32aのパターンピッチよりも微細なピッチで形成される。
そして、これら溝31a、32aが形成された第2のレジスト32をマスクにして、下層の被加工体10を選択的にエッチングすることで、図6(c)に示すように、所望の溝10c、10d、10eのパターンが被加工体10に形成される。
[第2実施形態]
次に、図8は、本発明の第2実施形態に係る半導体装置の製造工程を示す模式断面図である。図9は、図8における特定の工程の平面図を示す。図9(a)におけるA−A断面が図8(a)に対応し、図9(b)におけるB−B断面が図8(f)に対応し、図9(c)におけるC−C断面が図8(g)に対応する。
次に、図8は、本発明の第2実施形態に係る半導体装置の製造工程を示す模式断面図である。図9は、図8における特定の工程の平面図を示す。図9(a)におけるA−A断面が図8(a)に対応し、図9(b)におけるB−B断面が図8(f)に対応し、図9(c)におけるC−C断面が図8(g)に対応する。
本実施形態においても図1及び図2を参照して説明した上記実施形態と同様、半導体デバイスにおけるコンタクトホールに対応する複数のホール10aを被加工体10に形成するにあたって、より配置密度の低い2つのパターン(第1のパターンと第2のパターン)に、パターンデータ処理上の分割を行い、それぞれに対応する2枚のレチクルを使ってレジストに転写する。ここで、図9(b)において破線で示すホール11aのパターンが第1のパターンに相当し、実線で示すホール42aのパターンが第2のパターンに相当する。
まず、図8(a)及び図9(a)に示すように、被加工体10上に第1のレジスト11のパターンを形成する。第1のレジスト11は被加工体10全面に形成された後、図3(a)に示すレチクルを使って選択的露光及び現像により、ピラー状に被加工体10上に残され、これは、図9(b)に示すホール11a(いわゆる抜きパターン)の反転パターンに対応する。第1のレジスト11は、ポジ型レジストでもネガ型レジストでもよい。
次に、図8(b)に示すように、被加工体10上に第2のレジスト42を形成する。このとき、第1のレジスト11の一部が第2のレジスト42から露出するように制御する必要はない。すなわち、本実施形態では、第1のレジスト11のすべてが第2のレジスト42で覆われていてもよい。
ここで、第1のレジスト11と第2のレジスト42の材料の組み合わせとしては、後述するドライプロセス時に第2のレジスト42に対する第1のレジスト11のエッチング選択比が大きくなり第1のレジスト11の選択的エッチングが可能になる組み合わせにする必要がある。本実施形態では、例えば後述するように酸素ガスを用いたアッシング処理にて第1のレジスト11を選択的に除去するため、第1のレジスト11を構成するすべての元素はその酸化物の蒸気圧が相対的に高く、第2のレジスト42にはその酸化物の蒸気圧が相対的に低い元素が含まれている。例えば、第1のレジスト11は有機高分子レジストからなり、第2のレジスト42はその酸化物の蒸気圧が比較的低い元素としてシリコンを含むレジストからなる。
次に、図8(c)に示すように、図3(b)に示すレチクル(もしくはフォトマスク)16を使って第2のレジスト42に対して選択的露光を行う。この露光により第2のレジスト42に転写されるパターン像は、図9(b)に示すホール42aのパターン(抜きパターン)に対応する。図8(c)には、第2のレジスト42がネガ型レジストの場合を示しているが、第2レジスト42はポジ型レジストであってもよい。第2のレジスト42がポジ型レジストの場合は、図3(b)に示すレチクル16における透光部と、遮光膜もしくはハーフトーン膜部分16aとが反転する。
この露光後、ベーク(PEB)工程が行われ、さらにその後、現像が行われ、図8(d)に示すように、第2のレジスト42が選択的に除去されホール42aが形成される。この現像時、第1のレジスト11は、第2のレジスト42における不溶部で覆われており現像液に溶解せず、被加工体10上に残ったままである。なお、現像液としては、テトラメチルアンモニウム水溶液のような酸・塩基反応を利用した水溶液でもよいし、極性反転を利用した有機溶媒であってもよい。
次に、フッ素や塩素を含むガスを使ったRIE(Reactive Ion Etching)を行い、第1のレジスト11の上面上の第2のレジスト42を除去する。これにより、図8(e)に示すように、第1のレジスト11の上面が露出する。
次に、アッシング、または酸素を含むガスを使ったRIEを行い、図8(f)に示すように第1のレジスト11を被加工体10上から除去する。この図8(f)に対応する平面図を図9(b)に示す。すなわち、前述した現像及びドライプロセス(RIE、アッシングなど)により、第2のレジスト42に、ホール11a(第1のパターン)と、ホール42a(第2のパターン)とを組み合わせたパターンが形成される。ホール42aは、第2のレジスト42が選択的露光及び現像により除去された部分であり、ホール11aは第2のレジスト42の現像後のドライプロセスで第1のレジスト11が除去された部分である。ホールパターンは、前述した第1のパターン11aと第2のパターン42aとを組み合わせたパターンであり、第1のパターン11aのパターンピッチおよび第2のパターン42aのパターンピッチよりも微細なピッチで形成される。
あるいは、図8(c)に示す露光工程前に、第1のレジスト11の上面上の第2のレジスト42を除去してもよい。この場合、第2のレジスト42の現像時に、第2のレジスト42を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト11も除去することが可能である。また、第1のレジスト11を前述のようにドライプロセスにより除去してもよい(ドライ現像)。
あるいは、図8(c)に示す露光工程前に、第1のレジスト11の上面上の第2のレジスト42を除去してもよい。この場合、第2のレジスト42の現像時に、第2のレジスト42を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト11も除去することが可能である。また、第1のレジスト11を前述のようにドライプロセスにより除去してもよい(ドライ現像)。
そして、これらホール11a、42aが形成された第2のレジスト42をマスクにして、下層の被加工体10を選択的にエッチングすることで、図8(g)及び図9(c)に示すように、所望のホール10aのパターンが被加工体10に形成される。
そして、本実施形態においても、1回の露光では形成が困難な微細抜きパターンを、ハードマスクを使わずに低コストで形成することができる。
本実施形態において第2のレジスト42は、第1のレジスト11の上面を露出させるRIE時および第1のレジスト11を除去するアッシングもしくはRIE時に、上面側からの膜の消費がある(膜厚が減る)。また、第1のレジスト11上面上の第2のレジスト42をRIEで除去する工程を考えるとその部分の膜厚があまり厚くなるのは望ましくない。したがって、これらを考慮して、図8(b)の工程における第2のレジスト42の塗布時における膜厚を制御する必要がある。
また、第1のレジスト11と第2のレジスト42とにおける材料の組み合わせは、有機高分子レジストとシリコン含有レジストとの組み合わせに限定されるものではなく、第2のレジスト42に対して第1のレジスト11のエッチング選択比が高くとれ、第2のレジスト42をそれほど消費させることなく第1のレジスト11を選択的に除去可能な材料の組み合わせであればよい。
また、第2のレジスト42の形成にあたっては例えば第2のレジスト42を形成する材料を有機溶媒に溶解した溶液を被加工体10上に塗布した後乾燥させるが、第2のレジスト42の塗布時に第1のレジスト11が溶解してしまわないような材料の組み合わせにする必要もある。さらに、第2のレジスト42の現像時に第1のレジスト11が溶解してしまわないようにしておく必要がある。例えば、第2のレジスト42を形成する前に、第1のレジスト11に対してイオン注入、紫外線照射などを行って第1のレジスト11を不溶化させておく方法が挙げられる。あるいは、第2のレジスト42を形成する前に第1のレジスト11を熱架橋させて不溶化してもよい。
あるいは、第1のレジスト11と第2のレジスト42でPEB(Post Exposure Bake)温度に差をつけることも有効である。ポジレジストはPEB時に、露光により発生した酸により保護基がはずれ、現像液可溶になる。ネガレジストはPEB時に、露光により発生した酸により架橋反応が起こる。1層目レジストと2層目レジストの化学反応が起こる温度に差をつけることで、2層目レジスト露光により1層目レジストが溶解しないようにする。たとえば、第1のレジスト11がポジレジスト、第2のレジスト42がネガレジストの場合は、第1のレジスト11における保護基の外れる活性化エネルギーが、第2のレジスト42における架橋反応が起こる活性化エネルギーよりも高くなるようにして、第2のレジスト42のPEB時に第1のレジスト11の保護基が外れないようにする。
あるいは、第1のレジスト11の感度を第2のレジスト42の感度より悪くして、第2のレジスト42に対する露光時のエネルギーでは第1のレジスト11が可溶にならないようにすることも有効である。
なお、本実施形態においても、等ピッチで周期的に配置されたホールパターンの形成方法について述べたが、ランダムピッチで非周期的に配置されたホールパターンの形成も可能である。また、ホールのサイズも1種類だけでなく、縦横比の異なる楕円形状のホールが混在している場合も本方法でパターン形成可能である。さらには、ホールパターンに限らず、溝パターンの形成にも適用可能である。
[第3実施形態]
次に、図10、11を参照して、本発明の第3実施形態について説明する。この実施形態では、本来1つの抜きパターンを、2つに分割して、第1のパターンと第2のパターンにし、最後に分割したパターンをつなぐ場合について説明する。
次に、図10、11を参照して、本発明の第3実施形態について説明する。この実施形態では、本来1つの抜きパターンを、2つに分割して、第1のパターンと第2のパターンにし、最後に分割したパターンをつなぐ場合について説明する。
本実施形態では、図10(c)に示すようなパターン10f、10g、10h、10iを抜きパターンとして被加工体10に形成する。
図10(c)において縦方向に延在する3本のスペースパターン間のピッチが狭く、これらに対応したレジストパターンを1回の露光で形成できない場合について、ダブルパターニングを行う方法について説明する。すなわち中央の縦方向に延びるスペースに対応するレジストパターンと、これを挟む2本の縦方向に延びるスペースに対応するレジストパターンを別々に形成する必要がある。
本実施形態では、例えば、右側のパターン10gを、横方向に延びるスペースと中央の縦方向に延びるスペースとからなる第1のパターン10g1と、右側の縦方向に延びるスペースからなる第2のパターン10g2の2つに分割する。レジストパターンとしては、横方向に延びるスペースと中央の縦方向に延びるスペースとからなる第1のパターン51aと、縦方向に延びるスペースからなる第2のパターン52aに分割する。この場合には、2つに分割された第1のパターンと第2のパターン間で接続箇所が発生する。また、右側の縦方向に延びるスペースからなる第2のパターン10g2と左側のパターン10fを、レジストパターン52aとしては同時に形成する。
図11は、本発明の第3実施形態に係る半導体装置の製造工程を示す模式断面図である。図10は、図11における特定の工程の平面図を示す。図10(a)におけるA−A断面が図11(a)に対応し、図10(b)におけるB−B断面が図11(f)に対応し、図10(c)におけるC−C断面が図11(g)に対応する。
まず、図10(a)及び図11(a)に示すように、被加工体10上に、第1のレジストからなるパターン51を形成する。第1のレジストパターン51は、抜きパターンであるパターン10g1の反転パターンに対応し、ライン状に被加工体10上に形成される。
次に、図11(b)に示すように、被加工体10上に第2のレジスト52を形成する。第2のレジスト52は、被加工体10上全面に塗布され、第1のレジスト51を覆う。
ここで、第1のレジスト51と第2のレジスト52の材料の組み合わせとしては、後述するドライプロセス時(アッシング時)に第2のレジスト52に対する第1のレジスト51のエッチング選択比が大きくなり第1のレジスト51の選択的エッチングが可能になる組み合わせにする必要がある。例えば、本実施形態においても、後述する工程にて酸素ガスを用いたアッシング処理にて第1のレジスト51を選択的に除去するため、第1のレジスト51を構成するすべての元素はその酸化物の蒸気圧が相対的に高く、第2のレジスト52にはその酸化物の蒸気圧が相対的に低い元素が含まれている。例えば、第1のレジスト51は有機高分子レジストからなり、第2のレジスト52はその酸化物の蒸気圧が比較的低い元素としてシリコンを含むレジストからなる。
次に、図11(c)に示すように、露光光に対して透光性を有する基板に遮光膜もしくはハーフトーン膜54が形成されたレチクル(もしくはフォトマスク)53を使って、第2のレジスト52に対して選択的露光を行う。この露光により第2のレジスト52に転写されるパターン像は、図10(b)に示す52aであり、図10(c)に示すパターン10f、10g2に対応する。
このとき、パターン10g1の反転パターンに対応する第1のレジスト51は、その端部が、パターン10g2が形成される位置に若干重なるように長さを調整する必要がある。
上記露光後、ベーク(PEB)工程が行われ、さらにその後、現像が行われ、図11(d)に示すように、第2のレジスト52が選択的に除去され溝52aが形成される。
次に、フッ素や塩素を含むガスを使ったRIEを行い、第1のレジスト51の上面上に残っている第2のレジスト52を除去する。これにより、図11(e)に示すように、第1のレジスト51の上面が露出する。
あるいは、図11(c)に示す露光工程前に、第1のレジスト51の上面上の第2のレジスト52を除去してもよい。この場合、第2のレジスト52の現像時に、第2のレジスト52を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト51も除去することが可能である。
あるいは、図11(c)に示す露光工程前に、第1のレジスト51の上面上の第2のレジスト52を除去してもよい。この場合、第2のレジスト52の現像時に、第2のレジスト52を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト51も除去することが可能である。
次に、アッシング、または酸素を含むガスを使ったRIEを行い、第1のレジスト51を被加工体10上から除去する。第1のレジスト51が除去された状態を図10(b)、図11(f)に示す。第1のレジスト51が除去されることで形成された溝51aは、上記現像時に第2のレジスト52に形成された溝52aとつながる。すなわち、前述した現像及びドライプロセス(RIE、アッシングなど)により、第2のレジスト52に、第1のパターン10g1に対応した溝51aと、第2のパターン10g2に対応した溝52aとを組み合わせた溝パターンが形成される。
あるいは、図11(c)に示す露光工程前に、第1のレジスト51の上面上の第2のレジスト52を除去してもよい。この場合、第2のレジスト52の現像時に、第2のレジスト52を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト51も除去することが可能である。また、第1のレジスト51を前述のようにドライプロセスにより除去してもよい(ドライ現像)。
あるいは、図11(c)に示す露光工程前に、第1のレジスト51の上面上の第2のレジスト52を除去してもよい。この場合、第2のレジスト52の現像時に、第2のレジスト52を選択的に除去するとともに、同じ現像液で被加工体10上に残っている第1のレジスト51も除去することが可能である。また、第1のレジスト51を前述のようにドライプロセスにより除去してもよい(ドライ現像)。
そして、これら溝パターンが形成された第2のレジスト52をマスクにして、下層の被加工体10を選択的にエッチングすることで、図10(c)及び図11(g)に示すように、所望の溝10f、10gのパターンが被加工体10に形成される。
そして、本実施形態においても、1回の露光では形成が困難な微細抜きパターンを、ハードマスクを使わずに低コストで形成することができる。
[第4実施形態]
次に、図12〜14を参照して、本発明の第4実施形態について説明する。
次に、図12〜14を参照して、本発明の第4実施形態について説明する。
本実施形態では、図12(d)に示すように、ライン状の被加工膜パターン10間に狭スペースパターン10jを有するパターンを形成する。しかし、ライン状パターン10間に狭スペースパターン10jを1回の露光で形成することは難しい。1回の露光ではライン間スペースが拡がってしまって所望の狭スペースパターンを得るのが難しいからである。
図18は、本発明の第4実施形態に対する第2の比較例の半導体装置の製造工程を示す模式断面図である。図19は図18におけるA−A断面の工程断面図であり、図20は図18におけるB−B断面の工程断面図である。
図18(a)におけるA−A断面が図19(b)に対応し、図18(b)におけるA−A断面が図19(c)に対応し、図18(c)におけるA−A断面が図19(f)に対応し、図18(d)におけるA−A断面が図19(g)に対応し、図18(e)におけるA−A断面が図19(h)に対応し、図18(f)におけるA−A断面が図19(i)に対応する。
図18(a)におけるB−B断面が図20(b)に対応し、図18(b)におけるB−B断面が図20(c)に対応し、図18(c)におけるB−B断面が図20(f)に対応し、図18(d)におけるB−B断面が図20(g)に対応し、図18(e)におけるB−B断面が図20(h)に対応し、図18(f)におけるB−B断面が図20(i)に対応する。
図18(a)におけるA−A断面が図19(b)に対応し、図18(b)におけるA−A断面が図19(c)に対応し、図18(c)におけるA−A断面が図19(f)に対応し、図18(d)におけるA−A断面が図19(g)に対応し、図18(e)におけるA−A断面が図19(h)に対応し、図18(f)におけるA−A断面が図19(i)に対応する。
図18(a)におけるB−B断面が図20(b)に対応し、図18(b)におけるB−B断面が図20(c)に対応し、図18(c)におけるB−B断面が図20(f)に対応し、図18(d)におけるB−B断面が図20(g)に対応し、図18(e)におけるB−B断面が図20(h)に対応し、図18(f)におけるB−B断面が図20(i)に対応する。
図18〜20はハードマスクを使ったプロセスを示す。この場合、先にラインパターンを形成する。
まず、図19(a)、図20(a)に示すように、被加工体10上にハードマスク110を形成する。次に、図18(a)、図19(b)、図20(b)に示すように、ハードマスク110上に1層目レジスト111でラインパターンを形成する。次に、1層目レジストパターン111をマスクにしてハードマスク110を加工してパターン転写を行う。この後、1層目レジストパターン111をアッシングして除去する。これにより、図18(b)、図19(c)、図20(c)に示すように、ハードマスク110のラインパターンを得る。
次に、図19(d)、図20(d)に示すように、2層目レジスト112を塗布し、図19(e)、図20(e)に示すように、光透過性の基板に遮光膜(もしくはハーフトーン膜)113aが形成されたレチクル113を使って露光する。
その後、現像し、図18(c)、図19(f)に示すように、2層目レジスト112に溝112aが形成される。溝112aは狭スペースパターン10j(図18(f))を形成するためのスペースパターンである。
次に、図18(d)、図19(g)に示すように、2層目レジストパターン112をマスクにしてハードマスク110を加工する。この後、2層目レジストパターン112をアッシングして除去する。これにより、図18(e)、図19(h)、図20(h)に示すように、所望のハードマスクパターン110を得る。さらに、そのハードマスクパターン110をマスクにして被加工体10をエッチングし、図18(f)、図19(i)、図20(i)に示すように、所望の被加工体パターン10を得る。
この第2の比較例では、最初に横方向にひとつながりのハードマスク110のラインパターンを形成し、その上に2層目レジスト112を塗布した後その2層目レジスト112に溝112aを形成し、その溝112aに露出するハードマスク110を選択的にエッチングすることで狭スペースを有するライン状のハードマスクパターン110を形成し、これをマスクに被加工膜を加工するしかし、この場合、レジストプロセスに加えてハードマスクに対するプロセスが加わるため、工程数が多くなりコスト増大をまねく。
そこで、本実施形態では、狭スペースパターンに対応する第1のパターンと、ライン状パターンに対応する第2のパターンとに分割した上で、ハードマスクを使わずに、以下に説明するようにダブルパターニングを行う。
図12は、本発明の第4実施形態に係る半導体装置の製造工程を示す模式断面図である。図13は図12におけるA−A断面の工程断面図であり、図14は図12におけるB−B断面の工程断面図である。図12(a)におけるA−A断面が図13(a)に対応し、図12(b)におけるA−A断面が図13(d)に対応し、図12(c)におけるA−A断面が図13(f)に対応し、図12(d)におけるA−A断面が図13(g)に対応する。図12(a)におけるB−B断面が図14(a)に対応し、図12(b)におけるB−B断面が図14(d)に対応し、図12(c)におけるB−B断面が図14(f)に対応し、図12(d)におけるB−B断面が図14(g)に対応する。
まず、図12(a)、図13(a)、図14(a)に示すように、被加工体10上に、ライン状の第1のレジスト61のパターンを形成する。この第1のレジスト61のパターンは、図12(d)に示す狭スペースパターン10jを形成するためのパターンであり、抜きパターンであるパターン10jの反転パターンに対応する残しパターンである。
次に、図13(b)、図14(b)に示すように、被加工体10上に第2のレジスト62を形成する。第2のレジスト62は、被加工体10上全面に塗布され、第1のレジスト61を覆う。
ここで、第1のレジスト61と第2のレジスト62の材料の組み合わせとしては、後述するドライプロセス時に第2のレジスト62に対する第1のレジスト61のエッチング選択比が大きくなり第1のレジスト61の選択的エッチングが可能になる組み合わせにする必要がある。例えば、本実施形態においても、後述する工程にて酸素ガスを用いたアッシング処理にて第1のレジスト61を選択的に除去するため、第1のレジスト61を構成するすべての元素はその酸化物の蒸気圧が相対的に高く、第2のレジスト62にはその酸化物の蒸気圧が相対的に低い元素が含まれている。例えば、第1のレジスト61は有機高分子レジストからなり、第2のレジスト62はその酸化物の蒸気圧が比較的低い元素としてシリコンを含むレジストからなる。
次に、図13(c)、図14(c)に示すように、露光光に対して透光性を有する基板に遮光膜もしくはハーフトーン膜64が形成されたレチクル(もしくはフォトマスク)63を使って、第2のレジスト62に対して選択的露光を行う。
上記露光後、ベーク(PEB)工程が行われ、さらにその後、現像が行われ、図12(b)、図13(d)、図14(d)に示すように、第2のレジスト62が選択的に除去される。ここでは、第2のレジスト62はポジ型レジストであり、露光された部分が現像液に溶解し、未露光部がライン状に残される。この現像時、第1のレジスト61は溶解せず、被加工体10上に残される。図12(b)に示すように、第2のレジスト62は、第1のレジスト61の上を横切っている。
次に、フッ素や塩素を含むガスを使ったRIEを行い、第1のレジスト61の上の第2のレジスト62を除去する。これにより、図13(e)、図14(e)に示すように、第1のレジスト61の上面が露出する。
次に、アッシング、または酸素を含むガスを使ったRIEを行い、第1のレジスト61を被加工体10上から除去する。第1のレジスト61が除去されることで、図12(c)、図13(f)、図14(f)に示すように、ライン状の第2のレジスト62の途中に狭スペース61aが形成される。すなわち、1本あたりの第2のレジスト62は、狭スペース61aで分断される。
そして、狭スペース61aが形成された第2のレジスト62をマスクにして、被加工体10を選択的にエッチングすることで、図12(d)、図13(g)、図14(g)に示すように、ライン状のパターン10間に狭スペースパターン10jが形成されたパターンが得られる。
そして、本実施形態においても、1回の露光では形成が困難な微細抜きパターンである狭スペースパターン10jを、ハードマスクを使わずに低コストで形成することができる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
前述した各実施形態において、被加工体10とレジスト(第1のレジスト、第2のレジスト)との間に反射防止膜を形成してもよい。比較例として、ハードマスクを使ったダブルパターニングでは、第1のレジストの形成時と第2のレジストの形成時のそれぞれに反射防止膜を形成しなければならないのに対して、前述した本発明の各実施形態では、第1のレジストの残しパターンを被加工体上に形成した後、それを除去せずに残したまま被加工体上に第2のレジストを形成するため、第1のレジストの形成時に被加工体上に形成した反射防止膜を第2のレジストの露光時にも兼用して反射防止膜として用いることができる。よって、反射防止膜を形成する場合にも、本発明の実施形態では、ハードマスクを使った場合よりも工程数を削減でき、低コスト化を図れる。
前述した第1実施形態のように、第2のレジストの現像時に同じ現像液で第1のレジストも溶解させて除去してしまう方法として、いくつかバリエーションを挙げることができる。
一つは、第1のレジストと第2のレジストとの、現像液に対する溶解性の違いを利用する方法がある。すなわち、第1のレジストとしては、相対的に薄い現像液では露光部または未露光部のみどちらか一方が選択的に溶解するが、相対的に濃い現像液では露光されたか否かにかかわらずすべてが溶解してしまうレジストを用いる。一方、第2のレジストとしては、相対的に濃い現像液で露光部または未露光部のみどちらか一方が選択的に溶解するレジストを用いる。これにより、相対的に薄い現像液で第1のレジストをパターニングして第1のレジストの残しパターンを形成した後、相対的に濃い現像液を使った第2のレジストの現像時に、被加工体上に残っている第1のレジストを除去することができ、第2のレジストの現像で得られるパターンと、第1のレジストが除去されることで得られる抜きパターンとを組み合わせた所望のパターンを得ることができる。
また、第1のレジストとして、ポジ型レジストであり、さらに熱酸発生剤(TAG:Thermal Acid Generator)を添加したものを用いる方法もある。この場合、TAGとしては第1のレジストの露光後のPEB温度では酸を発生せず、それより高温に加熱されると、酸を発生するものを選択する。
第2のレジストの現像前にべーク工程を行うことで、被加工体上に残っている第1のレジスト中のTAGから酸を発生させて保護基を外し、第1のレジストを可溶にする。これにより、第2のレジストの現像時に第1のレジストも溶解し除去することが可能になる。より望ましくは、第2のレジストに対するPEB工程が、第1のレジスト中に酸を発生させるベーク工程を兼ねるようにすれば工程数の増大を抑えることができ、低コスト化に有利である。
また、前述した第2実施形態以降の実施形態において、第1のレジストの一部を第2のレジストから露出させる方法としてはRIEに限らず、以下に挙げる方法も可能である。
図15(a)に示すように、ポジ型レジストから構成される第1のレジスト11のパターンを被加工体10上に形成した後、被加工体上に第2のレジスト42を塗布する。ここまでの工程は、前述した図8(a)、(b)の工程と同じである。その後、第2のレジスト42上に、TAGを含む膜80を形成する。その後、ベークを行うことでTAGから酸を発生させる。これにより発生した酸の作用により、第2のレジスト42における膜80と接する表面側のポリマーの保護基が外れ、現像を行うことで、第2のレジスト42における第1のレジスト11の上面及び側面の一部を覆っている部分が除去され、図15(b)に示すように、第1のレジスト11の一部が露出される。
また、溶媒を使って第2のレジストの表面を溶解して第1のレジストの一部を露出させることも可能である。より詳しくは、極性溶媒を使って、第2のレジストのみを選択的に除去して第1のレジストを露出させることができる。例えば、第2のレジストの極性を第1のレジストの極性に比べて高くして、上記極性溶媒に対して第2のレジストは溶解するが第1のレジストは溶解しないようにする。極性溶媒としては、有機溶媒であってもよいし、水溶液であってもよい。
また、第2のレジストを構成するレジストとして、不溶化部分(図8(c)に示すネガ型の場合は露光部)が現像液に対してわずかに溶解し、第2のレジストの現像時に被加工体上に残される部分に膜厚の減少を生じさせる特性のものを用いてもよい。この場合、第2のレジストの現像時に、第2のレジストにおける第1のレジストを覆っている表面側が溶解することで第1のレジストが露出される。
10…被加工体、11,21,31,32,51,61…第1のレジスト、12,22,33,42,52,62…第2のレジスト
Claims (5)
- 被加工体上に第1のレジストを形成し、前記第1のレジストに対する選択的露光、ベーク及び現像を行い、前記第1のレジストをパターニングする工程と、
前記第1のレジストをパターニングした後、前記被加工体上に第2のレジストを形成し、前記第2のレジストに対する選択的露光、ベーク及び現像を行い、前記第2のレジストの一部を選択的に除去すると共に、前記被加工体上に残っている前記第1のレジストを除去して前記第2のレジストをパターニングする工程と、
前記パターニングされた前記第2のレジストをマスクにして前記被加工体を加工する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1のレジストの一部を前記第2のレジストから露出させ、前記第2のレジストの前記現像時に使う現像液に前記第1のレジストも溶解させることで前記第1のレジストを除去することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1のレジストはポジ型レジストであり、前記第2のレジストはネガ型レジストであることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記第2のレジストをパターニングする工程は、
前記被加工体上に前記第2のレジストを形成した後、前記第2のレジストに対する選択的露光とベークを行う工程と、
前記第2のレジストのベーク後、前記第2のレジストを溶媒により現像する工程と、
前記第2のレジストの溶媒現像後、前記第1のレジストからなるパターンを覆う前記第2のレジストを除去する工程と、
前記第1のレジストからなるパターンを覆う前記第2のレジストを除去した後、前記第1のレジストを除去する工程と、
を含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第2のレジストをパターニングする工程は、
前記第2のレジストを形成した後、前記第1のレジストからなるパターンを覆う前記第2のレジストを除去する工程と、
前記第1のレジストからなるパターンを覆う前記第2のレジストを除去した後、前記第2のレジストに対する選択的露光とベークを行う工程と、
前記第2のレジストを溶媒により現像する工程と、
前記第1のレジストを除去する工程と、
を含むことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142609A JP2010287861A (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法 |
US12/712,910 US20100317196A1 (en) | 2009-06-15 | 2010-02-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142609A JP2010287861A (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010287861A true JP2010287861A (ja) | 2010-12-24 |
Family
ID=43306791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009142609A Abandoned JP2010287861A (ja) | 2009-06-15 | 2009-06-15 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100317196A1 (ja) |
JP (1) | JP2010287861A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134353A (ja) * | 2010-12-22 | 2012-07-12 | Toshiba Corp | パターン形成方法及び装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105093823B (zh) | 2015-06-03 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种狭缝电极的制造方法、狭缝电极及显示面板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6042998A (en) * | 1993-09-30 | 2000-03-28 | The University Of New Mexico | Method and apparatus for extending spatial frequencies in photolithography images |
TW444341B (en) * | 2000-02-16 | 2001-07-01 | United Microelectronics Corp | Manufacturing method of ultra-small opening |
JP3697426B2 (ja) * | 2002-04-24 | 2005-09-21 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
JP4427562B2 (ja) * | 2007-06-11 | 2010-03-10 | 株式会社東芝 | パターン形成方法 |
US20090011370A1 (en) * | 2007-06-11 | 2009-01-08 | Hiroko Nakamura | Pattern forming method using two layers of resist patterns stacked one on top of the other |
-
2009
- 2009-06-15 JP JP2009142609A patent/JP2010287861A/ja not_active Abandoned
-
2010
- 2010-02-25 US US12/712,910 patent/US20100317196A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134353A (ja) * | 2010-12-22 | 2012-07-12 | Toshiba Corp | パターン形成方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100317196A1 (en) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309463B2 (en) | Method for forming fine pattern in semiconductor device | |
US10049878B2 (en) | Self-aligned patterning process | |
US6638441B2 (en) | Method for pitch reduction | |
JP5112500B2 (ja) | パターン形成方法 | |
US8101338B2 (en) | Method of forming micro pattern of semiconductor device | |
JP2009135462A (ja) | リソグラフィによるダブルパターンニング方法 | |
KR20070122049A (ko) | 이중 노광 공정을 이용한 미세 패턴 형성방법 | |
KR100843553B1 (ko) | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 | |
CN101197257A (zh) | 在半导体器件中形成微图案的方法 | |
JP2004247399A (ja) | 半導体装置の製造方法 | |
JP2008244478A (ja) | フォトマスク及びそれを用いるイメージセンサの製造方法 | |
JP2009164563A (ja) | 半導体素子のパターン形成方法 | |
JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
JP2010287861A (ja) | 半導体装置の製造方法 | |
KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
JP2010027978A (ja) | パターン形成方法 | |
JP2011238795A (ja) | パターン形成方法 | |
JP2010156819A (ja) | 半導体装置の製造方法 | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
JPH06244156A (ja) | パタ―ン形成法 | |
KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
JP4560066B2 (ja) | パターン形成方法 | |
JP2011176042A (ja) | 半導体回路パターンの形成方法 | |
KR100818389B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR950000090B1 (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120807 |