KR950000090B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950000090B1
KR950000090B1 KR1019910004026A KR910004026A KR950000090B1 KR 950000090 B1 KR950000090 B1 KR 950000090B1 KR 1019910004026 A KR1019910004026 A KR 1019910004026A KR 910004026 A KR910004026 A KR 910004026A KR 950000090 B1 KR950000090 B1 KR 950000090B1
Authority
KR
South Korea
Prior art keywords
contact hole
film
resist film
insulating film
time
Prior art date
Application number
KR1019910004026A
Other languages
English (en)
Inventor
다카오 아다치
케이이치 아베
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950000090B1 publication Critical patent/KR950000090B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제 1 도는 본 발명의 1실시예에 따른 반도체장치의 제조방법을 나타낸 공정별 단면도.
제 2 도는 동방법에 의해 형성된 콘택트홀의 외관을 나타낸 사시도.
제 3 도는 종래의 반도체장치의 제조방법을 나타낸 공정별 단면도.
제 4 도는 동방법에 의해 형성된 콘택트홀에 배선층을 형성한 외관을 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 제 1 도전층 12 : 반도체기판
13 : 절연층 13a : 콘택트홀
13b : 경사부분 14 : 레지스트막
15a : 제 1 마스크 15b : 제 2 마스크
[산업상의 이용분야]
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 콘택트홀(contact hole)의 형성에 이용되는 방법에 관한 것이다.
[종래의 기술 및 그 문제점]
종래부터 이용되었던 콘택트홀의 개공방법에 대하여 설명한다. 제 3 도는 그 공정별로 소자의 단면을 나타낸 것이다. 먼저, 제 3a 도에 나타낸 바와 같이 반도체기판(22)의 표면에 제 1 도전층(21)을 형성한다.
이 제 1 도전층(21)의 표면상에 절연막(23)을 형성한 후, 도시하지 않은 배선층으로서의 제 2 도전층을 그 위에 형성한다. 이 제 2 도전층과 제 1 도전층(21)을 접속하기 위해 절연막(23)에 콘택트홀을 형성할 필요가 있다. 그리고, 제 2 도전층을 형성할 때에 스텝커버리지(step coverage)를 향상시키기 위해 콘택트홀의 주변부분을 경사지게 하는 것이 행해지고 있는데, 이러한 콘택트홀은 다음과 같은 방법으로 형성한다.
절연막(23)의 표면상에 레지스트막(24)을 형성하고, 콘택트홀에 대응하는 패턴이 묘화된 포토마스크(25a)를 이용하여 노광해서 마스크패턴을 인화한다[제 3a 도].
현상공정에 의해, 레지스트막(24)중 콘택트홀을 개공해야할 부분(24a)을 선택적으로 제거한다[제 3b 도].
콘택트홀의 주위를 경사지게 하기 위해, 우선 등방성(等方性) 에칭을 행하여 절연막(23)의 표면부분(23b)을 제거한다[제 3c 도].
다음으로, 반응성 이온에칭(RIE) 등과 같은 이방성(異方性) 에칭을 행하여 제 1 절연막(23)에 콘택트홀(23a)을 개공한다[제 3d 도].
레지스트막(24)을 제거하고, 제 4 도와 같이 절연막(23)의 표면상에 배선층으로서의 제 2 도전층(26)을 형성하여, 콘택트홀(23a)에 의해 제 1 도전층(21)과 접속시킨다.
이와 같이 종래에는, 콘택트홀(23a)의 주변부분(23b)을 등방성 에칭에 의해 경사지게 한 후, 이방성 에칭을 행하여 콘택트홀(23a)을 개공하고 있었다.
그러나, 이와 같은 종래의 제조방법에서는 다음과 같은 문제가 있었다. 소자의 미세화를 도모하기 위해서는 콘택트홀간 등의 거리를 축소시키지 않으면 안되는데, 이를 위해서는 콘택트홀(23a) 주변의 특정부분만을 경사지게 할 필요가 생긴다. 그렇지만, 등방성 에칭에 의해 콘택트홀(23a)의 주변부분(23b)을 제거한 것에서는, 콘택트홀(23a)의 중심부분으로부터 등거리에 경사가 부여되고 있기 때문에, 콘택트홀간의 거리가 짧으면 연결되는 경우가 있다. 그에 따라, 가공정밀도는 저하되고, 배선층간에서의 단락을 초래하게 된다. 또, 콘택트홀의 주변부분과 도전층의 정합여유는, 경사지게 한 부분의 직경보다는 충분히 큰 것이 요구되기 때문에, 콘택트홀간의 거리를 축소시킬 수 없게 되어 미세화의 장애로 된다.
또 상술한 바와 같은 제조방법에서는, 특정의 방향으로만 경사지게 하기 위해서는 콘택트홀 주변부분을 경사지게 하는 공정과 콘택트홀을 개공하는 공정의 적어도 2회의 절연막을 제거하는 공정을 거칠 필요가 있다. 즉, 경사지게 하기 위한 리소그래피 및 에칭공정과 콘택트홀을 개공하기 위한 리소그래피 및 에칭공정의 2공정이 필요하게 되어, 공정수의 증가에 의해 처리능력(throu ghput)의 저하를 초래하게 되었다.
[발명의 목적]
이에 본 발명은 상기와 같은 사정을 감안하여 이루어진 것으로, 공정수의 증가를 최소한으로 억제하면서 소자의 미세화를 달성할 수 있는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명의 반도체장치의 제조방법은, 반도체기판의 표면상에 절연막을 형성하는 공정과, 이 절연막의 표면상에 레지스트막을 형성하는 공정, 절연막에 형성해야 할 콘택트홀에 대응하는 패턴이 묘화된 제 1 마스트를 이용하여 레지스트막에 필요한 노광시간보다는 제 2 시간만큼 짧은 제 1 시간동안 노광을 행하는 공정, 콘택트홀과 이 콘택트홀의 주변부분에서 경사지게 해야 할 부분에 대응하는 패턴이 묘화된 제 2 마스크를 이용하여 레지스트막에 제 2 시간동안 노광을 행하는 공정, 레지스트막에 현상처리를 실시하여 콘택트홀에 대응하는 부분을 제거하고 주변부분에서 경사지게 해야 할 부분의 막두께가 얇은 레지스트막을 형성하는 공정 및, 절연막에 에칭을 행하여 절연막에 콘택트홀을 개공하고 주변부분을 경사지게 하는 공정을 구비한 것을 특징으로 한다.
[작용]
제 1 및 제 2 마스크를 이용하여 레지스트막에 노광처리를 행하면, 콘택트홀에 대응하는 부분은 노광에 필요한 제 1 및 제 2 시간동안 노광되고, 콘택트홀의 주변부분에서 경사지게 해야할 부분은 제 2 시간동안만 노광된다. 그 후, 레지스트막에 현상을 실시하면, 콘택트홀에 대응하는 부분이 제거되고, 경사지게 해야 할 부분은 막두께가 얇아진다. 이러한 레지스트막을 형성한 후 에칭을 실시하면, 절연막중 콘택트홀에 대응하는 부분은 레지스트막이 존재하지 않기 때문에 제거되고, 경사지게 해야 할 부분은 레지스트막의 막두께가 얇기 때문에 완전하게는 제거되지 않고 경사진 상태로 된다. 그에 따라, 소망하는 부분에만 경사를 부여한 콘택트홀을 형성할 수 있게 된다.
[실시예]
이하, 본 발명의 제 1 실시예에 대해 도면을 참조하여 상세히 설명한다.
제 1 도는 본 실시예에 따른 제조방법의 공정별 소자단면도를 나타낸 것으로, 반도체기판(12)의 표면에 제 1 도전층(11)을 형성하고, 이 표면에 절연막(13)을 형성하며, 그 표면상에 레지스트막(14)을 형성하고 있다.
이 레지스트막(14)에 대해, 우선 콘택트홀에 대응하는 패턴이 묘화된 제 1 마스크(15a)를 이용하여 노광처리를 행한다. 여기서, 노광은 노광에 필요한 시간보다도 제 2 시간만큼 짧은 제 1 시간동안 행한다[제 1a 도].
다음으로, 제 2 마스크(15b)를 이용하여 재차 레지스트막(14)에 노광처리를 행한다[제 1b 도]. 이 제 2 마스크(15b)는 콘택트홀 뿐만 아니라 콘택트홀 주변부에서 경사지게 하고자 하는 소망하는 부분에도 대응하는 패턴이 묘화되어 있다. 이 경우의 노광시간은 제 2 시간으로 한다.
이 후 현상공정을 거침으로써, 레지스트막(14)중 콘택트홀을 개공해야 할 부분(14a)이 제거되고, 그 주위중 경사지게 하고자 하는 부분(14b)만 막두께가 얇아지게 된다[제 1c 도]. 여기서, 레지스트의 도포로부터 현상에 이르기까지의 공정은 동일장치에 의해 연속적으로 행하는 것이 가능하다.
다음으로, RIE 등의 이방성 에칭을 행한다. 에칭선택비를 적당히 설정함으로써, 우선 절연막(13)중 레지스트막이 제거되어 있는 개공부분(14a)의 하부가 제거되고, 이어서 레지스트막(14)중 막두께가 얇은 경사지게 해야 할 부분(14b)이 제거되며, 그 하부가 서서히 제거되어 간다. 그에 따라, 제 1d 도에 나타낸 바와 같은 콘택트홀(13a)과 그 주위에서 특정 부분에만 경사(13b)가 부여된 절연막(13)을 형성할 수 있게 된다. 예컨대 막두께가 1.0㎛인 절연막(13)에 대해 깊이가 0,5㎛인 경사를 부여하기 위해서는, 에칭선택비를 5로 설정하고, 경사지게 해야 할 부분에 0.1㎛의 막두께의 레지스트막(14b)을 남기도록 제 2 시간을 설정하면 좋다.
이상과 같이 해서 형성된 콘택트홀(13a) 및 경사부분(13b)을 사시도로서 제 2 도에 나타냈다. 종래의 경우와 달리, 콘택트홀의 중심으로부터 등거리에 경사가 부여되는 것이 아니라, 특정방향에만 경사를 부여할 수 있게 된다. 그에 따라, 콘택트홀간의 거리(x)를 단축하더라도 단락의 염려가 없으므로 미세화를 달성할 수 있게 된다. 또, 에칭공정 및 레지스트의 도포나 현상처리는 1회로 끝나게 된다. 리소그래피공정 및 에칭공정을 각각 2회씩 필요로 하는 종래예와 비교하여, 마스크의 교환 및 노광에 필요한 시간을 추가할 뿐이고, 공정수는 감소되어 처리능력이 향상된다.
본 발명은 상기한 실시예에만 한정되지 않고, 예컨대 제 1a 도에 나타낸 제 1 마스크를 이용하여 노광을 행하는 공정과, 제 1b 도에서의 제 2 마스크를 이용하는 노광공정을 교체해도 좋다. 이 순서는 레지스트의 감광특성에 따라 결정하면 좋다.
또한, 본 발명을 이용함으로써 절연막의 두께가 다르고 에칭량이 다른 부분을 동시에 개공하는 제조방법도 가능하게 된다.
한편, 본원 발명의 특허청구의 범위의 각 구성요건에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로서, 본원 발명의 기술의 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 반도체장치의 제조방법에 의하면, 레지스트막에 대해 2종류의 마스크를 이용하여, 콘택트홀에 대응하는 부분에는 노광에 필요한 시간동안 노광을 행하고, 콘택트홀의 주변부분에서 경사지게 해야 할 부분에는 그것보다 짧은 시간동안 노광을 행함으로써, 콘택트홀에 대응하는 부분은 제거되고, 경사지게 해야할 부분은 막두께가 얇게 된 레지스트막을 형성하여 절연막에 에칭을 실시하기 때문에, 콘택트홀의 소망하는 부분만을 경사지게 할 수 있고, 콘택트홀간의 거리를 축소함으로써 소자의 미세화를 달성할 수 있으며, 더욱이 공정수의 증가를 억제하여 처리능력을 향상시키는 것이 가능하다.

Claims (2)

  1. 반도체기판(12)의 표면상에 절연막(13)을 형성하는 공정과, 상기 절연막(13)의 표면상에 레지스트막(14)을 형성하는 공정, 상기 절연막(13)에 형성해야 할 콘택트홀(13a)에 대응하는 패턴이 묘화된 제 1 마스크(15a)를 이용하여 상기 레지스트막(14)에 제 1 시간동안 노광을 행하는 공정, 상기 콘택트홀(13a)과 이 콘택트홀의 주변부분에서 경사지게 해야 할 부분(13b)에 대응하는 패턴이 묘화된 제 2 마스크(15b)를 이용하여 상기 레지스트막(14)에 제 2 시간동안 노광을 행하는 공정, 상기 레지스트막(14)에 현상처리를 실시하여 콘택트홀(13a)에 대응하는 부분을 제거하고 상기 주변부분(13b)에서 경사지게 해야 할 부분의 막두께가 얇은 레지스트막(14b)을 형성하는 공정 및, 상기 절연막(13)에 에칭을 행하여 상기 절연막(13)에 상기 콘택트홀(13a)을 개공하고 상기 주변부분(13b)을 경사지게 하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 시간과 상기 제 2 시간의 가산시간은, 상기 레지스트막에 필요한 노광시간 이상인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019910004026A 1990-03-16 1991-03-14 반도체장치의 제조방법 KR950000090B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-065669 1990-03-16
JP6566990A JPH03266437A (ja) 1990-03-16 1990-03-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR950000090B1 true KR950000090B1 (ko) 1995-01-09

Family

ID=13293639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004026A KR950000090B1 (ko) 1990-03-16 1991-03-14 반도체장치의 제조방법

Country Status (3)

Country Link
EP (1) EP0446939A2 (ko)
JP (1) JPH03266437A (ko)
KR (1) KR950000090B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050130075A1 (en) * 2003-12-12 2005-06-16 Mohammed Shaarawi Method for making fluid emitter orifice

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114319A (en) * 1980-02-14 1981-09-08 Fujitsu Ltd Method for forming contact hole
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
US4727045A (en) * 1986-07-30 1988-02-23 Advanced Micro Devices, Inc. Plugged poly silicon resistor load for static random access memory cells
JPS63258022A (ja) * 1987-04-15 1988-10-25 Rohm Co Ltd 半導体装置の製造方法
JPH01120847A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体装置
JPH0237707A (ja) * 1988-07-27 1990-02-07 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0446939A3 (ko) 1994-03-30
JPH03266437A (ja) 1991-11-27
EP0446939A2 (en) 1991-09-18

Similar Documents

Publication Publication Date Title
US6093508A (en) Dual damascene structure formed in a single photoresist film
JPS6260813B2 (ko)
JPH06204347A (ja) コンタクトホールを形成する方法
KR950000090B1 (ko) 반도체장치의 제조방법
JPH05326358A (ja) 微細パターン形成方法
US5576124A (en) Phase shift mask and method for fabricating the same
JPH0795509B2 (ja) レジストパタ−ンの形成方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPS6120334A (ja) 半導体装置の製造方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JPH04291345A (ja) パターン形成方法
KR100401517B1 (ko) 반도체 제조용 노광 마스크의 제조방법
KR100231735B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
WO1988003703A2 (en) Multilayer resist structure
KR100289664B1 (ko) 노광 마스크의 제조방법
WO1988003703A1 (en) Multilayer resist structure
JPH03127827A (ja) 半導体装置の製造法
KR100396689B1 (ko) 반도체소자의게이트제조방법
KR19980058461A (ko) 반도체 소자의 제조방법
JPH01273313A (ja) パターニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee