JPH06204347A - コンタクトホールを形成する方法 - Google Patents

コンタクトホールを形成する方法

Info

Publication number
JPH06204347A
JPH06204347A JP25574993A JP25574993A JPH06204347A JP H06204347 A JPH06204347 A JP H06204347A JP 25574993 A JP25574993 A JP 25574993A JP 25574993 A JP25574993 A JP 25574993A JP H06204347 A JPH06204347 A JP H06204347A
Authority
JP
Japan
Prior art keywords
contact hole
mask pattern
insulating layer
contact holes
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25574993A
Other languages
English (en)
Inventor
Seung-Ku Lee
セゥンク リー
Kyung-Seok Oh
京錫 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06204347A publication Critical patent/JPH06204347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【目的】 相異なる深さを有するコンタクトホールを形
成する方法を提供する。 【構成】 半導体の下部構造を覆う覆い層に相異なる厚
さを有するコンタクトホールを形成する方法は残りのコ
ンタクトホールより深い深さを有するコンタクトホール
に対応する前記覆い層の上部を第１マスクパターンを利
用して選択的に蝕刻する第１過程と、前記下部に位置す
る半導体の下部構造を選択的に露出させるために、全て
のコンタクトホールに対応する前記覆い層の残りの部分
を第２マスクパターンを利用し選択的に蝕刻する第２過
程を含む。 【効果】 これにより、金属層形成工程の際ステップカ
バレージ不良が減少させ得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置でコンタクト
ホールを形成する方法に係り、特に相異なる深さを持つ
コンタクトホールを形成する方法に関する。
【０００２】
【従来の技術】半導体では、多数の領域又は層が形成さ
れ、これらは後に相互連結され素子及び回路を形成す
る。ここで、シリコン酸化層のような絶縁層の上に形成
される導電層と絶縁層の下部に位置する領域との相互接
続(interconnection) は、コンタクトホールを通じて形
成される。コンタクトホールは絶縁層を選択的にエッチ
ングすることにより形成される。更に具体的に言えば、
先ずフォトレジストが絶縁層上に薄膜形で塗布された
後、続いてマスクを通じて露出される。マスクはコンタ
クトホールになるパターンを限定する透明及び不透明な
特性を持つ。フォトレジストが陽性の場合には光に露出
されるフォトレジスト膜が可溶性となり、続く現像によ
り取り除かれる。フォトレジスト膜の残りの部分はエッ
チマスクの機能を有する。後に続くエッチングは、フォ
トレジスト膜の下部に置かれる絶縁層は取り除かない反
面、露出される絶縁層を取り除き、結果的にコンタクト
ホールを形成する。
【０００３】ここで、相異なる深さを持つ多数のコンタ
クトホールを形成するためのエッチングを見ることにす
る。
【０００４】図１乃至図８は従来の方法で相異なる深さ
を有するコンタクトホールを形成する際、生成される中
間構造の断面図である。
【０００５】図１を参照すれば、参照符号１００、１０
１及び１０３は半導体の下部構造を構成する回路素子を
示し、特に半導体の下部構造は基板１００、第１導電層
１０１及び第２導電層１０２を含んでいる。ここで、第
１導電層１０１を覆っている絶縁層１０３の厚さは第２
導電層１０２を覆っている絶縁層１０３の厚さとは異な
る。そうして第１導電層１０１を露出させるためのコン
タクトホールは第２導電層１０２を露出させるためのコ
ンタクトホールと異なる深さを有する。
【０００６】図２を参照すれば、絶縁層１０３の上部に
はフォトレジスト膜１０４が塗布された後、ある一方向
へミスアラインメントされフォトレジスト膜１０４の上
部に置かれるマスクパターン１０５を通じて現像され
る。ここで、マスクパターン１０５はウインドー１０５
Ｃを形成するために選択的にクロム１０５Ｂのコーティ
ングされたガラス板１０５Ａより成り得る。
【０００７】図４で、フォトレジスト膜１０４の中、ウ
インドー１０５Ｃを通じて露出された部分は溶液により
取り除かれ、結果的にフォトレジスト膜１０４はエッチ
ングマスクを形成するためにパタニングされる。そうし
て、絶縁層１０３の中、第１導電層１０１の上に置かれ
た部分はある一方向へミスアラインメントされながらエ
ッチされ第１コンタクトホール１０７を形成する。
【０００８】一方、第２コンタクトホールを形成するた
めに、図５に示した通り、また他のフォトレジスト膜１
０８が第１コンタクトホール１０７を持つ絶縁層１０３
の上部に再び塗布される。その後、また他のマスクパタ
ーン１０９が他の方向へミスアラインメントされフォト
レジスト膜１０８の上部に置かれるようになる。マスク
パターン１０９もまたガラスのようなマスク基板１０９
Ａにより構成されるが、マスク基板はウインドー１０９
Ｃを形成するためにクロム１０９Ｂで覆われている。
【０００９】フォトレジスト膜１０８の露出された部分
１１０は第２コンタクトホールに対するエッチングマス
クを形成するために現像される。後に続くエッチングは
エッチングマスクパターンを絶縁層１０３に伝達し、そ
の結果第２コンタクトホール１１１が形成される。図７
に示した通り、第１コンタクトホール１０７と第２コン
タクトホール１１１は互いに反対方向のミスアラインメ
ントを持って開いている。
【００１０】図８を参照すれば、金属層１１２、１１３
を形成するための金属化工程（metallization ）が遂行
されるが、コンタクトホールの相異なる方向のミスアラ
インメントのため無視できないステップカバレージ不良
が発生する。
【００１１】
【発明が解決しようとする課題】本発明が解決すべき課
題は前述したミスアラインメントの短所を解決するため
に適当なマージンを提供する、相異なる深さを有するコ
ンタクトホールを形成する方法を提供することである。
【００１２】本発明の他の課題は前述したステップカバ
レージ不良が解決できる相互接続のための工程を提供す
ることである。
【００１３】
【課題を解決するための手段】前記課題を解決するため
に、半導体の下部構造を覆う覆い層に相異なる深さを有
するコンタクトホールを形成する方法において、残りの
コンタクトホールより深い深さを有するコンタクトホー
ルに対応する前記覆い層の上部を第１マスクパターンを
利用し選択的に蝕刻する第１過程と、下部に位置する半
導体の下部構造を選択的に露出させるために、全てのコ
ンタクトホールに対応する前記覆い層の残りの部分を第
２マスクパターンを利用し選択的に蝕刻する第２過程を
具備することを特徴とするコンタクトホールを形成する
方法が提供される。
【００１４】前記本発明の他の課題を解決するために、
絶縁層で相異なる深さを有するコンタクトホールを通じ
た相互接続方法において、他のコンタクトホールに比べ
より深い深さを有するコンタクトホールに対応する前記
絶縁層の上部を、第１マスクパターンを使用して選択的
に蝕刻する第１過程と、前記絶縁層の下部に位置する多
数の第１導電層を選択的に露出させるために、全てのコ
ンタクトホールに対応する前記絶縁層の残りの部分を、
第２マスクパターンを使用して選択的に蝕刻する第２過
程と、前記多数のコンタクトホールを選択的に満たす多
数の第２導電層を形成する過程を具備することを特徴と
する相互接続方法が提供される。
【００１５】
【作用】第１のエッチングで深いコンタクトホールに対
応する絶縁層の上部が蝕刻された後、第２のエッチング
で全てのコンタクトホールを一度に形成させるものであ
り、コンタクトホールのミスアラインメントが同一の方
向へ生じる。
【００１６】
【実施例】図９乃至図１６は本発明による相互接続のた
めの工程の際、順次的に形成される中間構造物の断面図
である。
【００１７】図９を参照すれば、第１導電層１０１及び
第２導電層１０２は絶縁層１０３により覆われるが、第
１導電層１０１を覆っている絶縁層１０３の厚さは第２
導電層１０２を覆っている絶縁層１０３の厚さと異な
る。参照符号１００は半導体の下部構造を示す。
【００１８】図１０で、フォトレジスト膜２０１が絶縁
層１０３の上部に塗布された後、第１マスクパターン２
０２がフォトレジスト膜２０１の上部に置かれる。第１
マスクパターン２０２は透明であり、ウインドー２０２
Ｃを形成するためにクロム２０２Ｂが選択的にコーティ
ングされているマスク基板２０２Ａより構成される。フ
ォトレジスト膜２０１の露出された部分は化学的に変換
される。
【００１９】図１１を参照すれば、化学的に変換された
フォトレジスト膜２０１は所定の溶液により取り除かれ
ウインドー２０３を形成する。その後、図１２に示した
ように、ウインドー２０３を含むフォトレジスト膜がエ
ッジマスクとして使用されながら、絶縁層１０３の上部
２０４のみが選択的に蝕刻される。言い換えれば、第１
のエッチングはどんなコンタクトホールも形成しなくな
る。ここで、第１のエッチングは垂直方向のみならず水
平方向へも遂行される。次いで、フォトレジスト膜２０
１が完全に取り除かれる。
【００２０】図１３で、また他のフォトレジスト膜２０
５が、その上部が選択的に蝕刻された絶縁層１０３の上
部に塗布される。その後、二つのウインドー２０７、２
０８を含むマスクパターン２０６が多少ミスアラインメ
ントされながらフォトレジスト膜２０５の上部に置かれ
る。上の場合と同様に、マスクパターン２０６はマスク
基板２０６Ａ上に選択的にコーティングされたクロム２
０６Ｂのために透明又は不透明な特性を有する。ウイン
ドー２０７、２０８を通じて入射される光はフォトレジ
スト膜２０５を化学的に変化させる。フォトレジスト膜
２０５の中、化学的に変換された部分は、図１４に示し
たように、二つのウインドー２０９、２１０を形成する
ために所定の溶液により取り除かれる。二つのウインド
ー２０９、２１０を持つフォトレジスト膜２０５は、そ
の下部に位置する絶縁層１０３を蝕刻する際エッジマス
クとして用いられる。後続くエッチングは絶縁層１０３
内に二つのコンタクトホール２１１、２１２を形成す
る。コンタクトホール２１１、２１２は、図１５に示し
た通り、それぞれ第１導電層１０１及び第２導電層１０
２を露出させる。ここで、コンタクトホールを開けるた
めのエッチングは垂直方向となることが望ましい。
【００２１】その後、図１６に示すように、コンタクト
ホールを満たしながら広げられる金属層２１３、２１４
を形成するための金属化工程が遂行される。
【００２２】
【発明の効果】本発明による方法はより深いコンタクト
ホールに対応する絶縁層の上部を取り除く第１エッチン
グと全てのコンタクトホールを開けるための第２エッチ
ングを含む。そうしてコンタクトホールのミスアライン
メントが一方向へ起こるようになり、その結果マスクパ
ターンミスアラインメントに基づく問題点を解決する。
それで、金属化工程の際ステップカバレージ不良が減少
する。
【図面の簡単な説明】
【図１】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図２】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図３】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図４】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図５】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図６】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図７】 従来の技術で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図８】 従来の記述で相異なる深さを有するコンタク
トホールを形成する場合に現れる中間構造物の断面図で
ある。
【図９】 本発明による相互接続のための工程の際、順
次的に形成される中間構造物の断面図である。
【図１０】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１１】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１２】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１３】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１４】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１５】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【図１６】 本発明による相互接続のための工程の際、
順次的に形成される中間構造物の断面図である。
【符号の説明】
１００ 基板、１０１ 第１導電層、１０２ 第２導電
層、１０３ 絶縁層、１０４ フォトレジスト膜、１０
５ マスクパターン、１０５Ａ ガラス板、１０５Ｂ
クロム、１０５Ｃ ウインドー、１０７ 第１コンタク
トホール、１０８フォトレジスト膜、１０９ マスクパ
ターン、１０９Ａ ガラス板、１０９Ｂクロム、１０９
Ｃ ウインドー、１１０ 露出部分、１１１ 第２コン
タクトホール、１１２，１１３ 金属層、２０１ フォ
トレジスト層、２０２ 第１マスクパターン、２０２Ａ
マスク基板、２０２Ｂ クロム、２０２Ｃ ウインド
ー、２０３ ウインドー、２０４ 上部、２０５ フォ
トレジスト膜、２０６マスクパターン、２０６Ａ マス
ク基板、２０６Ｂ クロム、２０７，２０８ウインド
ー、２０９，２１０ ウインドー、２１１，２１２ コ
ンタクトホール、２１３，２１４ 金属層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体の下部構造を覆う覆い層に相異な
    る厚さを有するコンタクトホールを形成する方法におい
    て、 残りのコンタクトホールより深い深さを有するコンタク
    トホールに対応する前記覆い層の上部を第１マスクパタ
    ーンを利用して選択的に蝕刻する第１過程と、 前記下部に位置する半導体の下部構造を選択的に露出さ
    せるために、全てのコンタクトホールに対応する前記覆
    い層の残りの部分を第２マスクパターンを利用し選択的
    に蝕刻する第２過程を具備することを特徴とするコンタ
    クトホールを形成する方法。
  2. 【請求項２】 前記第１過程でのエッチングは垂直方向
    及び水平方向へ両方に遂行されることを特徴とする請求
    項１記載のコンタクトホールを形成する方法。
  3. 【請求項３】 前記第１マスクパターン及び前記第２マ
    スクパターンはフォトレジストマスク膜であることを特
    徴とする請求項１記載のコンタクトホールを形成する方
    法。
  4. 【請求項４】 前記第２過程でのエッチングは垂直方向
    へ遂行されることを特徴とする請求項１記載のコンタク
    トホールを形成する方法。
  5. 【請求項５】 絶縁層で相異なる深さを有するコンタク
    トホールを通じた相互接続方法において、 他のコンタクトホールに比べより深い深さを有するコン
    タクトホールに対応する前記絶縁層の上部を、第１マス
    クパターンを使用して選択的に蝕刻する第１過程と、 前記絶縁層の下部に位置する多数の第１導電層を選択的
    に露出させるために、全てのコンタクトホールに対応す
    る前記絶縁層の残りの部分を、第２マスクパターンを使
    用して選択的に蝕刻する第２過程と、 前記多数のコンタクトホールを選択的に満たす多数の第
    ２導電層を形成する過程を具備することを特徴とする相
    互接続方法。
  6. 【請求項６】 前記第２導電層は金属層であることを特
    徴とする請求項５記載の相互接続方法。
  7. 【請求項７】 前記第１過程でのエッチングは垂直方向
    及び水平方向へ両方に遂行されることを特徴とする請求
    項５記載の相互接続方法。
  8. 【請求項８】 前記第１マスクパターン及び前記第２マ
    スクパターンはフォトレジストマスク膜であることを特
    徴とする請求項５記載の相互接続方法。
  9. 【請求項９】 前記第２過程でのエッチングは垂直方向
    へ遂行されることを特徴とする請求項５記載の相互接続
    方法。
JP25574993A 1992-10-13 1993-10-13 コンタクトホールを形成する方法 Pending JPH06204347A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992-018791 1992-10-13
KR1019920018791A KR940010197A (ko) 1992-10-13 1992-10-13 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
JPH06204347A true JPH06204347A (ja) 1994-07-22

Family

ID=19341071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25574993A Pending JPH06204347A (ja) 1992-10-13 1993-10-13 コンタクトホールを形成する方法

Country Status (3)

Country Link
US (1) US5444020A (ja)
JP (1) JPH06204347A (ja)
KR (1) KR940010197A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US6153501A (en) * 1998-05-19 2000-11-28 Micron Technology, Inc. Method of reducing overetch during the formation of a semiconductor device
US5897374A (en) * 1995-05-22 1999-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical via/contact with undercut dielectric
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5994228A (en) 1997-04-11 1999-11-30 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
JP3050161B2 (ja) * 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6300235B1 (en) 1997-06-30 2001-10-09 Siemens Aktiengesellschaft Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
JP3298472B2 (ja) * 1997-09-26 2002-07-02 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
KR100273703B1 (ko) * 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
US6605541B1 (en) * 1998-05-07 2003-08-12 Advanced Micro Devices, Inc. Pitch reduction using a set of offset masks
CN100377316C (zh) * 1998-05-12 2008-03-26 世界先进积体电路股份有限公司 形成多个不同深度接触窗的方法
KR100526574B1 (ko) * 1998-06-30 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성 방법
JP2000058783A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6153516A (en) * 1998-09-10 2000-11-28 Vanguard International Semiconductor Corporation Method of fabricating a modified polysilicon plug structure
JP3704030B2 (ja) * 2000-07-24 2005-10-05 シャープ株式会社 半導体装置の製造方法
KR100425935B1 (ko) * 2001-06-29 2004-04-03 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
CN104561896A (zh) * 2014-12-31 2015-04-29 昆山国显光电有限公司 用于蒸镀的掩膜板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463462A (ja) * 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732642A (en) * 1980-08-06 1982-02-22 Seiko Epson Corp Semiconductor device
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
JPH0727908B2 (ja) * 1986-12-15 1995-03-29 三洋電機株式会社 半導体装置の製造方法
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
US5320979A (en) * 1987-07-20 1994-06-14 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
JPH01214046A (ja) * 1988-02-22 1989-08-28 Nec Corp 半導体装置の製造方法
JPH027432A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体装置の製造方法
JPH02105520A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体装置の製造方法
JPH02134849A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置
JPH02151034A (ja) * 1988-12-01 1990-06-11 Toshiba Corp 半導体装置の製造方法
JP2578193B2 (ja) * 1989-02-01 1997-02-05 沖電気工業株式会社 半導体素子の製造方法
US4933297A (en) * 1989-10-12 1990-06-12 At&T Bell Laboratories Method for etching windows having different depths
JP2892421B2 (ja) * 1990-02-27 1999-05-17 沖電気工業株式会社 半導体素子の製造方法
NL9100241A (nl) * 1991-02-12 1991-08-01 Koninkl Philips Electronics Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
JP3123092B2 (ja) * 1991-03-06 2001-01-09 日本電気株式会社 半導体装置の製造方法
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463462A (ja) * 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd スルーホールの形成方法
JPH0483336A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5444020A (en) 1995-08-22
KR940010197A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
US4560436A (en) Process for etching tapered polyimide vias
JPH06204347A (ja) コンタクトホールを形成する方法
JPH11330245A (ja) 半導体装置のコンタクト形成方法
US6071799A (en) Method of forming a contact of a semiconductor device
KR100443064B1 (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
JP3612525B2 (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
JPH1092933A (ja) 半導体装置の製造方法
CN101436529B (zh) 半导体器件的制造方法
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
JP2720023B2 (ja) 半導体装置の製造方法
JPS6120334A (ja) 半導体装置の製造方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JPS63306643A (ja) 半導体装置の製造方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR950000090B1 (ko) 반도체장치의 제조방법
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR960004085B1 (ko) 금속 비아 콘택홀 형성방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
JP2841417B2 (ja) マスクの形成方法
KR960008561B1 (ko) 배선층 스텝커버리지 특성 개선방법
KR100420414B1 (ko) 금속 배선 형성 방법
KR0137981B1 (ko) 반도체 소자 제조방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05109719A (ja) 半導体装置の製造方法