JPH01214046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01214046A JPH01214046A JP3983988A JP3983988A JPH01214046A JP H01214046 A JPH01214046 A JP H01214046A JP 3983988 A JP3983988 A JP 3983988A JP 3983988 A JP3983988 A JP 3983988A JP H01214046 A JPH01214046 A JP H01214046A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- layer
- insulating layer
- polycrystalline silicon
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 3
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- DJHGAFSJWGLOIV-UHFFFAOYSA-N Arsenic acid Chemical compound O[As](O)(O)=O DJHGAFSJWGLOIV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229940000488 arsenic acid Drugs 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、ホトリソ
グラフィ法に関する。
グラフィ法に関する。
従来、半導体装置の高密度集積化が進められているが、
特に、集積度を決定するホトリソグラフィ技術の進歩が
目覚ましく、半導体基板に転写するパターンの最小寸法
が１μｍ以下の解像度を得ることが可能になってきてい
る。しかし、この解像度の向上に伴なって、その安定度
や転写パターンの精度のばらつき等が重要視されるよう
になってきた。
特に、集積度を決定するホトリソグラフィ技術の進歩が
目覚ましく、半導体基板に転写するパターンの最小寸法
が１μｍ以下の解像度を得ることが可能になってきてい
る。しかし、この解像度の向上に伴なって、その安定度
や転写パターンの精度のばらつき等が重要視されるよう
になってきた。
第２図（ａ＞及び（ｂ）は従来の半導体装置の製造方法
の一例を説明するための半導体チップの断面図である。
の一例を説明するための半導体チップの断面図である。
まず、ＣＶＤ法により半導体基板１上に酸化膜を形成し
、その上にスパッタリング法により多結晶シリコンを積
層し、リン拡散した後、不要の部分を取除き、第１導電
層２を形成する０次に、ＣＶＤ法により酸化膜を第１４
電Ｍ２を含む全表面に形成し、表面を平坦化する。再び
、スパッタリング法により多結晶シリコンを積層し、リ
ン拡散して、不要部分を取除き第２導電層３を形成する
。更に、酸１ヒ膜を形成して、平坦化を行うことによっ
て、２つの多結晶シリコンで形成された導電層を有する
層間絶縁層４が形成される。
、その上にスパッタリング法により多結晶シリコンを積
層し、リン拡散した後、不要の部分を取除き、第１導電
層２を形成する０次に、ＣＶＤ法により酸化膜を第１４
電Ｍ２を含む全表面に形成し、表面を平坦化する。再び
、スパッタリング法により多結晶シリコンを積層し、リ
ン拡散して、不要部分を取除き第２導電層３を形成する
。更に、酸１ヒ膜を形成して、平坦化を行うことによっ
て、２つの多結晶シリコンで形成された導電層を有する
層間絶縁層４が形成される。
次に、層間絶縁層４の表面にホトレジスト層６を形成し
、半導体基板１の上方にあるマスクを通して約４００
ｎ ｓｎ程度の紫外光をホトレジスＩ・層６に照射し、
現像し、エツチングしてホトレジスト層６を選択的に除
去して開口部７を形成する。次に、ホトレジスト層６を
マスクにして、第１の導電層２及び第２の導電層３の上
にある層間絶縁層４をエツチング除去し、コンタクトホ
ールを形成する。次に、層間絶縁層４の上に、例えば、
アルミニウムを金属蒸着法あるいはスパッタリング法に
より、コンタクＩ・ホールを埋めるとともにアルミニウ
ム層を形成し、不要なアルミニウム層をエツチングによ
り選択的に除去して、コンタクト９を形成する６ し発明が解決しようとする課題〕 上述した半導体装置の製造方法では、ホトレジスト層６
に、紫外光を基板の上からマスクを通し照射したときに
、ホトレジスト層６及び層間絶縁層４を透過した光が下
地層である第１及び第２の導電層で反射し、その反射光
が入射する光と干渉し、定在波を生じる。特に、この従
来例のように、層間絶縁層内の各導電層の上にある絶縁
層の厚さが異なる場合は、これらの導電層上のホトレジ
ス−１・層６に同時に露光すると、それぞれ界なった定
在波が発生する。また、この定在波は、反射光が強いと
きは定在波の山と谷の比が大きくなるという現象がある
。このことにより、ホトレジスト層６を選択的にエツチ
ングして除去して開口部７を形成する場合、開口部７の
側表面に凹凸が生じ、この凹凸の度合も定在波の違いに
より異なる。従って、ホトレジスト層６をマスクにして
、層間絶縁層４に転写すると、形成されたコンタクトホ
ールの寸法がばらつくことになり、ひいては、アルミニ
ウムを埋めて形成されるコンタクト９の寸法のばらつき
を引起すという問題がある。
、半導体基板１の上方にあるマスクを通して約４００
ｎ ｓｎ程度の紫外光をホトレジスＩ・層６に照射し、
現像し、エツチングしてホトレジスト層６を選択的に除
去して開口部７を形成する。次に、ホトレジスト層６を
マスクにして、第１の導電層２及び第２の導電層３の上
にある層間絶縁層４をエツチング除去し、コンタクトホ
ールを形成する。次に、層間絶縁層４の上に、例えば、
アルミニウムを金属蒸着法あるいはスパッタリング法に
より、コンタクＩ・ホールを埋めるとともにアルミニウ
ム層を形成し、不要なアルミニウム層をエツチングによ
り選択的に除去して、コンタクト９を形成する６ し発明が解決しようとする課題〕 上述した半導体装置の製造方法では、ホトレジスト層６
に、紫外光を基板の上からマスクを通し照射したときに
、ホトレジスト層６及び層間絶縁層４を透過した光が下
地層である第１及び第２の導電層で反射し、その反射光
が入射する光と干渉し、定在波を生じる。特に、この従
来例のように、層間絶縁層内の各導電層の上にある絶縁
層の厚さが異なる場合は、これらの導電層上のホトレジ
ス−１・層６に同時に露光すると、それぞれ界なった定
在波が発生する。また、この定在波は、反射光が強いと
きは定在波の山と谷の比が大きくなるという現象がある
。このことにより、ホトレジスト層６を選択的にエツチ
ングして除去して開口部７を形成する場合、開口部７の
側表面に凹凸が生じ、この凹凸の度合も定在波の違いに
より異なる。従って、ホトレジスト層６をマスクにして
、層間絶縁層４に転写すると、形成されたコンタクトホ
ールの寸法がばらつくことになり、ひいては、アルミニ
ウムを埋めて形成されるコンタクト９の寸法のばらつき
を引起すという問題がある。
本発明の目的は、定在波の影響を少なくすることによっ
て、半導体基板上にばらつきの少ないパターン転写が出
来る半導体装置の製造方法を提供することにある。
て、半導体基板上にばらつきの少ないパターン転写が出
来る半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に層間
絶縁層を形成する工程と、前記層間絶縁層内に前記Ｎ問
絶縁層の表面より深さが異なる位置に複数の導電層を形
成する工程と、前記層間絶縁層の表面に多結晶シリコン
膜を形成する工程と、前記多結晶シリコン膜の表面にホ
トレジスト層を形成する工程とを含んで構成される。
絶縁層を形成する工程と、前記層間絶縁層内に前記Ｎ問
絶縁層の表面より深さが異なる位置に複数の導電層を形
成する工程と、前記層間絶縁層の表面に多結晶シリコン
膜を形成する工程と、前記多結晶シリコン膜の表面にホ
トレジスト層を形成する工程とを含んで構成される。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｆ＞は本発明の一実施例を説明するた
めの半導体チップの断面図である。まず、従来例で説明
したと同様に、第１図（ａ）に示すように、２つの多結
晶シリコンで形成された導電層を内部に有する層間絶縁
層４を形成する。次に、第１図（ｂ）に示すように、層
間絶縁層４上に、スパッタリング法により、膜厚５０ｎ
ｍ程度の多結晶シリコン膜５を形成し、リン拡散するこ
とにより導電層にする。また、この導電層の光反射率を
更に小さくするために、この導電層の屈折率より大きい
屈折率をもつ金属膜、例えば、酸化チタニウム膜を金属
蒸着法により、多結晶シリコン膜５上に形成すると更に
有利になる９次に、第１図（ｃ）に示すように、多結晶
シリコン膜５の上に、ホトレジスト層６を形成する。次
に、第１図（篭」）に示すよつに、半導体基板の上から
マスクを通して紫外光を照射し、パターンをホトレジス
ト層６に転写し、開口部７を形成する。次に、第１図（
ｅ）に示すように、ホトレジスト層６をマスクにして、
ドライエツチングを行い、開口部７に露出した層間絶縁
層４を除去してコンタクＩ・ホール８を形成する。次に
、ホＩ・レジスト層６を除去し、第１図（ｆ）に示すよ
うに、金属蒸着法により、半導体基板の上にアルミニウ
ムを蒸着して、コンタクトホールを埋め、ドライエツチ
ング法により不要なアルミニウム層を除去してコンタク
ト９を形成するとともに平坦化する。次に、コンタク１
〜９をマスクにして、ドライエ・ソヂング法により、コ
ンタクト９の領域外の多結晶シリコン膜５を除去する。
めの半導体チップの断面図である。まず、従来例で説明
したと同様に、第１図（ａ）に示すように、２つの多結
晶シリコンで形成された導電層を内部に有する層間絶縁
層４を形成する。次に、第１図（ｂ）に示すように、層
間絶縁層４上に、スパッタリング法により、膜厚５０ｎ
ｍ程度の多結晶シリコン膜５を形成し、リン拡散するこ
とにより導電層にする。また、この導電層の光反射率を
更に小さくするために、この導電層の屈折率より大きい
屈折率をもつ金属膜、例えば、酸化チタニウム膜を金属
蒸着法により、多結晶シリコン膜５上に形成すると更に
有利になる９次に、第１図（ｃ）に示すように、多結晶
シリコン膜５の上に、ホトレジスト層６を形成する。次
に、第１図（篭」）に示すよつに、半導体基板の上から
マスクを通して紫外光を照射し、パターンをホトレジス
ト層６に転写し、開口部７を形成する。次に、第１図（
ｅ）に示すように、ホトレジスト層６をマスクにして、
ドライエツチングを行い、開口部７に露出した層間絶縁
層４を除去してコンタクＩ・ホール８を形成する。次に
、ホＩ・レジスト層６を除去し、第１図（ｆ）に示すよ
うに、金属蒸着法により、半導体基板の上にアルミニウ
ムを蒸着して、コンタクトホールを埋め、ドライエツチ
ング法により不要なアルミニウム層を除去してコンタク
ト９を形成するとともに平坦化する。次に、コンタク１
〜９をマスクにして、ドライエ・ソヂング法により、コ
ンタクト９の領域外の多結晶シリコン膜５を除去する。
し発明の効果：］
以上説明したように、本発明は、層間絶縁ｊ膜上に多結
晶シリコン膜を形成し、その上にホトレジスト層を形成
することによって、ホトレジスト層に露光しパターンを
転写するときに、ホＩ・レジスト層の下地の多結晶シリ
コン層で反射する光が少ないので、定在波の発生が少な
くなるとともに、定在波の発生があっても、ホトレジス
ト層内に留めることが出来るので、半導体基板上にばら
つきの少ないパターンを転写することが出来る半導体装
置の製造方法が得られるという効果がある。
晶シリコン膜を形成し、その上にホトレジスト層を形成
することによって、ホトレジスト層に露光しパターンを
転写するときに、ホＩ・レジスト層の下地の多結晶シリ
コン層で反射する光が少ないので、定在波の発生が少な
くなるとともに、定在波の発生があっても、ホトレジス
ト層内に留めることが出来るので、半導体基板上にばら
つきの少ないパターンを転写することが出来る半導体装
置の製造方法が得られるという効果がある。
第１図（ａ）〜（ｆ＞は本発明の一実施例を説明するた
めの半導体チップの断面図、第２図（ａ＞及び（ｂ）は
従来の半導体装置の製造方法の一例を説明するための半
導体チップの断面図である。 １・・・半導体基板、２・・・第１の導電層、３・・・
第２の導電層、４・・・層間絶縁層、５・・・多結晶シ
リコンｊ摸、６・・・ホトレジスト層、７・・・開口部
、８・・・コンタクトポール、９・・・コンタクト。
めの半導体チップの断面図、第２図（ａ＞及び（ｂ）は
従来の半導体装置の製造方法の一例を説明するための半
導体チップの断面図である。 １・・・半導体基板、２・・・第１の導電層、３・・・
第２の導電層、４・・・層間絶縁層、５・・・多結晶シ
リコンｊ摸、６・・・ホトレジスト層、７・・・開口部
、８・・・コンタクトポール、９・・・コンタクト。
Claims (1)
- 半導体基板上に層間絶縁層を形成する工程と、前記層
間絶縁層内に前記層間絶縁層の表面より深さが異なる位
置に複数の導電層を形成する工程と、前記層間絶縁層の
表面に多結晶シリコン膜を形成する工程と、前記多結晶
シリコン膜の表面にホトレジスト層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3983988A JPH01214046A (ja) | 1988-02-22 | 1988-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3983988A JPH01214046A (ja) | 1988-02-22 | 1988-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214046A true JPH01214046A (ja) | 1989-08-28 |
Family
ID=12564133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3983988A Pending JPH01214046A (ja) | 1988-02-22 | 1988-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055642A (ja) * | 1983-08-12 | 1985-03-30 | コミツサリア タ レネルギ− アトミ−ク | 集積回路の接続線設置方法 |
| JPS6315443A (ja) * | 1986-07-08 | 1988-01-22 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
-
1988
- 1988-02-22 JP JP3983988A patent/JPH01214046A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055642A (ja) * | 1983-08-12 | 1985-03-30 | コミツサリア タ レネルギ− アトミ−ク | 集積回路の接続線設置方法 |
| JPS6315443A (ja) * | 1986-07-08 | 1988-01-22 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
| US5444020A (en) * | 1992-10-13 | 1995-08-22 | Samsung Electronics Co., Ltd. | Method for forming contact holes having different depths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181059A (ja) | 半導体装置の微細パターン製造方法 | |
| TWI414001B (zh) | 用於對材料層進行圖案化之方法 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| KR930001956B1 (ko) | 미세패턴의 형성방법 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JPH01214046A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US8415088B2 (en) | Method for forming a material layer | |
| US7683487B2 (en) | Structure applied to a photolithographic process | |
| JPH0314172B2 (ja) | ||
| JPH11194499A (ja) | 半導体装置の製造方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| KR100465743B1 (ko) | 반도체소자제조방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| JPH01266746A (ja) | 半導体装置 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| KR20010086625A (ko) | 반도체 메모리 소자의 층간절연막 평탄화 방법 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| KR100316016B1 (ko) | 반도체소자제조방법 | |
| JPS6236827A (ja) | 選択エツチング方法 | |
| CN116169013A (zh) | 图形化方法和半导体结构 | |
| JPH02244617A (ja) | 半導体装置の製造方法 | |
| JPS62219639A (ja) | 半導体装置の製造方法 | |
| KR20000024844A (ko) | 스택형 비아콘택의 제조방법 | |
| JPS63292649A (ja) | 半導体装置の製造方法 |