TWI414001B - 用於對材料層進行圖案化之方法 - Google Patents

用於對材料層進行圖案化之方法 Download PDF

Info

Publication number
TWI414001B
TWI414001B TW098107523A TW98107523A TWI414001B TW I414001 B TWI414001 B TW I414001B TW 098107523 A TW098107523 A TW 098107523A TW 98107523 A TW98107523 A TW 98107523A TW I414001 B TWI414001 B TW I414001B
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
mask layer
patterning
openings
Prior art date
Application number
TW098107523A
Other languages
English (en)
Other versions
TW201007817A (en
Inventor
Chih Hao Huang
Tzong Hsien Wu
Chin Cheng Yang
Tien Chu Yang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201007817A publication Critical patent/TW201007817A/zh
Application granted granted Critical
Publication of TWI414001B publication Critical patent/TWI414001B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於對材料層進行圖案化之方法
本發明是關於一種用於對材料層進行圖案化之方法。更明確而言，本發明是關於一種用於在材料層中形成隨機開口圖案(random opening pattern)的雙重圖案化技術(double patterning technology)。
本申請案主張2008年8月8日申請的美國臨時申請案第61/087,172號的優先權權益。上述專利申請案的全文以引用的方式併入本文中，且組成本說明書之一部分。
由於迫切需要愈來愈高之整合度，因此必須製造尺寸愈來愈小之積體電路裝置。光微影製程是影響半導體裝置之尺寸及效能的非常關鍵之步驟。舉例而言，在金屬氧化物半導體(metal-oxide semiconductor，MOS)裝置中，各種薄膜及摻雜區域之圖案皆由此光微影步驟決定。目前，裝置整合已達到0.06微米之線寬。光微影製程之發展因此決定是否可接近所述線寬。因此，已提出並使用諸如光學鄰近校正(optical proximity correction，OPC)及相偏移光罩(phase shift mask，PSM)的方法。
光學鄰近校正用於消除由鄰近效應所導致的臨界尺寸之偏移。當光束穿透光罩以將光罩上之圖案轉印至晶圓時，入射於所述晶圓上之光束由於散射而擴散。另一方面，光束自晶圓之表面反射，以導致入射光之干涉，且因此導致雙重曝光，以改變曝光之實際體積。
當用於轉印至目標材料上之圖案具有密集子圖案及單一子圖案(iso-sub-pattern)兩者時，有必要設計各種虛設圖案，以安置於所述密集子圖案及所述單一子圖案旁，以便消除密集子圖案與單一子圖案之間的曝光環境差異。此外，在具有密集子圖案及單一子圖案兩者之圖案的圖案轉印過程期間，鄰近效應較高。因此，所述子圖案之尺寸受光微影技術之光學限制約束。而且，用於轉印此圖案之製程裕度較小。
因此，本發明提供一種用於對材料層進行圖案化以便形成具有較低鄰近效應及高聚焦深度(depth of focus)的隨機開口圖案的方法。
本發明亦提供一種用於對材料層進行圖案化之方法，其能夠改善製程裕度。
為達成此等及其它優勢，且根據本發明之目的，如本文所實施並廣泛描述，本發明提供一種用於對材料層進行圖案化的方法。所述方法包括提供材料層的步驟。所述材料層上相繼形成有第一硬罩幕層及第二硬罩幕層。接著，對第二硬罩幕層進行圖案化，以在其中形成多個開口。圖案化光阻層經形成以覆蓋第二硬罩幕層，且圖案化光阻層暴露所述開口中之一部分。第一硬罩幕層以圖案化光阻層及圖案化第二硬罩幕層共同作為罩幕。接著，移除圖案化光阻層及圖案化第二硬罩幕層。用圖案化第一硬罩幕層作為罩幕來對材料層進行圖案化。
根據本發明之一實施例，將所述開口佈置成陣列。
根據本發明之一實施例，所述開口均勻且緊密地佈置在第二硬罩幕層中。
根據本發明之一實施例，所述圖案化光阻層中包括多個狹槽，且每個狹槽暴露所述開口中之至少一者。
根據本發明之一實施例，第一硬罩幕層與第二硬罩幕層之蝕刻選擇性比率大於2。
根據本發明之一實施例，自包括以下各項之群中選擇第一硬罩幕層之材料：氧化矽、氮化矽、氮化鈦、氧氮化矽、非晶碳、有機材料、富矽材料、富碳材料以及多晶矽。
根據本發明之一實施例，自包括以下各項之群中選擇第二硬罩幕層之材料：氧化矽、氮化矽、氮化鈦、氧氮化矽、抗反射塗層材料、有機材料、富矽材料、富碳材料以及多晶矽。
根據本發明之一實施例，所述圖案化材料層中形成有開口圖案，且所述開口圖案包括至少一單一開口圖案及至少一密集開口圖案。
本發明亦提供一種用於對材料層進行圖案化之方法。所述方法包括提供材料層的步驟。所述材料層上相繼形成有第一硬罩幕層及第二硬罩幕層。接著，對第二硬罩幕層進行圖案化以在其中形成多個第一開口，且佈置所述第一開口以形成均勻開口環境。形成圖案化光阻層，以覆蓋第二硬罩幕層，且圖案化光阻包括多個狹槽，且每個狹槽暴露所述第一開口中的至少一者。接著，用圖案化光阻層及圖案化第二硬罩幕層共同作為罩幕對第一硬罩幕層進行圖案化。移除圖案化光阻層及圖案化第二硬罩幕層。用圖案化第一硬罩幕層作為罩幕對材料層進行圖案化，使得暴露的第一開口被轉印至材料層中，以分別形成多個第二開口。而且，佈置第二開口以形成非均勻開口環境。
根據本發明之一實施例，第一開口均勻且緊密地佈置在均勻開口環境中。
根據本發明之一實施例，將第一開口佈置成陣列。
根據本發明之一實施例，第一硬罩幕層與第二硬罩幕層之蝕刻選擇性比率大於2。
根據本發明之一實施例，自包括以下各項之群中選擇第一硬罩幕層之材料：氧化矽、氮化矽、氮化鈦、氧氮化矽、非晶碳、有機材料、富矽材料、富碳材料以及多晶矽。
根據本發明之一實施例，自包括以下各項之群中選擇第二硬罩幕層之材料：氧化矽、氮化矽、氮化鈦、氧氮化矽、抗反射塗層材料、有機材料、富矽材料、富碳材料以及多晶矽。
根據本發明之一實施例，所述第二開口共同形成隨機開口圖案。
根據本發明之一實施例，非均勻開口環境包括至少一單一開口圖案及至少一密集開口圖案。
根據本發明之一實施例，密集開口圖案包括緊密佈置的多個第二開口。
在本發明中，圖案化第二硬罩幕層提供具有較低鄰近效應及高聚焦深度的圖案，且僅所述圖案之所需部分由圖案化光阻層暴露。因此，在使用圖案化光阻層及圖案化第二硬罩幕層作為罩幕對第一硬罩幕層進行圖案化之後，圖案化第一硬罩幕層具有隨機開口圖案，其以較低鄰近效應及高聚焦深度形成。因此，材料層中之結果圖案亦為在不受鄰近效應影響之情況下形成的隨機開口圖案，且材料層中之開口的形狀亦得以維持而不受損害。因此，用於在材料層中形成隨機開口圖案之製程裕度得以改善。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
如圖1A中所示，提供基板100。材料層102形成於基板100上。材料層102可(例如但不限於)藉由化學氣相沈積由氧化矽製成。接著，第一硬罩幕層104形成於材料層102上。第二硬罩幕層106形成於第一硬罩幕層104上。第一硬罩幕層與第二硬罩幕層之蝕刻選擇性比率大於2。第一硬罩幕層104之材料可選自氧化矽、氮化矽、氮化鈦、氧氮化矽、非晶碳、有機材料、富矽材料、富碳材料及多晶矽所組成之群組中。而且，第二硬罩幕層106之材料選自氧化矽、氮化矽、氮化鈦、氧氮化矽、抗反射塗層材料、有機材料、富矽材料、富碳材料及多晶矽所組成之群組中。
在本發明之此實施例中，第一硬罩幕層104及第二硬罩幕層106分別為單層材料層。然而，本發明並非侷限於第一硬罩幕層104及第二硬罩幕層106的每一者的結構。因此，第一硬罩幕層104可為多層罩幕層，且第二硬罩幕層106可為多層罩幕層，只要第一硬罩幕層104之蝕刻選擇性與第二硬罩幕層106之蝕刻選擇性不同。另外，可能存在插入第一硬罩幕層104與第二硬罩幕層106之間的材料層，以在稍後的製程步驟中對第二硬罩幕層106進行圖案化時作為蝕刻終止層。
如圖1B中所示，第二硬罩幕層106經圖案化以形成第二硬罩幕層106a。第二硬罩幕層106a中形成有多個開口106b。對第二硬罩幕層106進行圖案化的方法包括以下步驟：在第二硬罩幕層106上形成圖案化光阻層(未圖示)；以及執行蝕刻製程，以將圖案化光阻層中的圖案轉印至第二硬罩幕層106中。應注意，如圖2中所示，開口106b均勻且緊密地佈置在圖案化第二硬罩幕層106a中。而且，開口106b所組成之圖案的間距是均勻的。因此，開口106b經佈置以形成均勻開口環境，其中子圖案(開口106b)之類型是統一的。此外，開口106b可佈置成陣列。也就是執行有較低鄰近效應及較高聚焦深度的光微影製程以在第二硬罩幕層106中獲得具有緊密且均勻佈置之開口106a的圖案。因此，每一開口106b的形狀得以維持，而不受圖案轉印過程影響。
如圖1C中所示，圖案化光阻層108經形成以覆蓋第二硬罩幕層106a，且圖案化光阻層108暴露部份開口106b。將第二硬罩幕層106中之暴露開口106b重新標記為開口106b'。圖案化光阻層108中形成有多個狹槽108a，且每個狹槽108a暴露至少一開口106b。換言之，如圖3中所示，圖案化光阻層108中之狹槽108a分組成至少兩種類型。一者為諸如狹槽109a的狹槽，其同時暴露緊密地佈置的數個開口106b'。另一者為諸如狹槽109b的狹槽，其僅暴露一個開口106b'。意即，狹槽109a暴露緊密且均勻佈置的開口106b'，使得狹槽109a中之暴露的開口106b'共同形成一密集圖案。此外，狹槽109b僅暴露一個開口106b'，且第二硬罩幕層106中在暴露之開口106b'周圍的開口106b被覆蓋，使得狹槽109b中之暴露的開口106b'本身為單一圖案。應注意，每一狹槽109a之尺寸大於由狹槽109a所暴露之開口106b'的總尺寸，使得狹槽109a可完全暴露由開口106b'均勻且緊密地佈置成的密集圖案。類似地，每一狹槽109b的尺寸大於開口106b'之尺寸，使得狹槽109b完全暴露開口106b。
如圖1D中所示，藉由使用圖案化光阻層108及圖案化第二硬罩幕層106a作為罩幕，對第一硬罩幕層104進行圖案化，以形成具有多個開口104b之圖案化第一硬罩幕層104a。因此開口104b之配置為一非均勻開口環境。應注意，第二硬罩幕層106a中由圖案化光阻層108中之狹槽108a暴露的開口106b被轉印至第一硬罩幕層104中。意即，圖案化第一硬罩幕層104a中之圖案同時包括密集圖案及單一圖案，以形成一非均勻開口環境。
如圖1E中所示，移除圖案化光阻層108及圖案化第二硬罩幕層106a。如圖1F中所示，藉由使用圖案化第一硬罩幕層104a作為罩幕，對材料層102進行圖案化，以在材料層102中形成多個開口102b。接著，移除圖案化第一硬罩幕層104a。開口102b可為接觸孔或介層窗開口。由第一硬罩幕層104a中之開口104b組成之圖案被複製至材料層102a中，作為由開口102b組成之圖案。因此，開口102b配置成非均勻開口環境，其中圖案化材料層102a中之圖案包括：至少一密集圖案112a，其中開口102b緊密佈置；以及至少一單一圖案112b，如圖4中所示。換言之，圖案化材料層102a中之開口102b構成一隨機開口圖案。
在本發明中，介紹一種雙重圖案化方法。在第一圖案化製程中，在最上層硬罩幕層中，以較低鄰近效應及較高聚焦深度形成具有緊密且均勻佈置之開口的圖案，使得每個子圖案之形狀得以維持而不受損害，且所述圖案之間距大小亦不受光微影技術之光學限制所限制。因此，最上層硬罩幕層中之圖案之每個開口的尺寸可低於70nm×70nm。此外，其中具有狹槽之圖案化光阻層覆蓋最上層硬罩幕層，且暴露最上層硬罩幕層中之所需開口，以進一步轉印至目標材料層中。
在第二圖案化製程中，藉由使用圖案化光阻層及最上層硬罩幕層作為罩幕，來對底部硬罩幕層進行圖案化。因此，具有較低鄰近效應且由圖案化光阻層之狹槽所暴露的開口被複製至底部硬罩幕層中，且進一步被複製至底部硬罩幕層下之目標材料層中。最上層硬罩幕層不僅具有具較低鄰近效應之圖案，而且在將部分圖案轉印至底部硬罩幕層過程中作為蝕刻罩幕。由於具有較低鄰近效應之圖案先前在最上層硬罩幕層中形成，且在稍後製程步驟中由圖案化光阻層部分覆蓋，因此形成於目標材料層中所形成的由圖案化光阻暴露的部分最上層硬罩幕層中之開口所組成的結果圖案可為不受鄰近效應及不良聚焦深度影響的一隨機開口圖案。因此，用於在目標材料層中形成隨機開口圖案之製程裕度得以擴展。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
102．．．材料層
102a．．．圖案化材料層
102b．．．開口
104．．．第一硬罩幕層
104a．．．圖案化第一硬罩幕層
104b．．．開口
106．．．第二硬罩幕層
106a．．．圖案化第二硬罩幕層
106b．．．開口
106b'．．．開口
108．．．光阻層
108a．．．狹槽
109a．．．狹槽
109b．．．狹槽
112a．．．密集圖案
112b．．．單一圖案
包含隨附圖式以提供對本發明之進一步理解，且隨附圖式併入本說明書中並構成本說明書之一部分。所述圖式說明本發明之實施例，且連同描述內容一起用於闡釋本發明之原理。
圖1A至圖1F為繪示根據本發明一實施例之用於對材料層進行圖案化之方法的橫截面圖。
圖2為圖1B中所繪示之第二硬罩幕層的俯視圖。
圖3為圖1C中所繪示之圖案化光阻層的俯視圖。
圖4為圖1F中所繪示之圖案化材料層的俯視圖。
100．．．基板
102．．．材料層
102a．．．圖案化材料層
102b．．．開口
104．．．第一硬罩幕層
104a．．．圖案化第一硬罩幕層
104b．．．開口
106．．．第二硬罩幕層
106a．．．圖案化第二硬罩幕層
106b．．．開口
106b'．．．開口
108．．．光阻層
108a．．．狹槽

Claims (17)

  1. 一種用於對材料層進行圖案化的方法，包括：提供一材料層，其中該材料層上相繼形成有一第一硬罩幕層及一第二硬罩幕層；圖案化該第二硬罩幕層，以在該第二硬罩幕層中形成多個開口；在該第二硬罩幕層上形成一圖案化光阻層，其中該圖案化光阻層完全暴露該些開口中的至少一者；用該圖案化光阻層及圖案化之該第二硬罩幕層共同作為罩幕圖案化該第一硬罩幕層；移除該圖案化光阻層及圖案化之該第二硬罩幕層；以及用圖案化之該第一硬罩幕層作為罩幕圖案化該材料層。
  2. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該開口佈置成一陣列。
  3. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該開口均勻且緊密地佈置在該第二硬罩幕層中。
  4. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該圖案化光阻層中包括多個狹槽，且每一該些狹槽暴露部份該些開口。
  5. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該第一硬罩幕層與該第二硬罩幕層之 蝕刻選擇性比率大於2。
  6. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該第一硬罩幕層之材料選自氧化矽、氮化矽、氮化鈦、氧氮化矽、非晶碳、有機材料、富矽材料、富碳材料以及多晶矽所組成的群組中。
  7. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該第二硬罩幕層之材料選自氧化矽、氮化矽、氮化鈦、氧氮化矽、抗反射塗層材料、有機材料、富矽材料、富碳材料以及多晶矽所組成的群組中。
  8. 如申請專利範圍第1項所述之用於對材料層進行圖案化的方法，其中該圖案化材料層中形成有一開口圖案，且該開口圖案包括至少一單一開口圖案及至少一密集開口圖案。
  9. 一種用於對材料層進行圖案化的方法，包括：提供一材料層，其中該材料層上相繼形成有一第一硬罩幕層及一第二硬罩幕層；圖案化該第二硬罩幕層，以在該第二硬罩幕層中形成多個第一開口，其中該些第一開口佈置成一均勻開口環境；在該第二硬罩幕層上形成一圖案化光阻層，其中該圖案化光阻包括多個狹槽，且每一該些狹槽完全暴露該些第一開口中的至少一者；用該圖案化光阻層及圖案化之該第二硬罩幕層共同作為罩幕，圖案化該第一硬罩幕層；移除該圖案化光阻層及圖案化之該第二硬罩幕層；以 及用圖案化之該第一硬罩幕層作為罩幕圖案化該材料層進行，使得暴露之該些第一開口被轉印至該材料層中，以分別形成多個第二開口，其中該些第二開口佈置以形成一非均勻開口環境。
  10. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該些第一開口均勻且緊密地佈置在該均勻開口環境中。
  11. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該第一開口佈置成一陣列。
  12. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該第一硬罩幕層與該第二硬罩幕層之蝕刻選擇性比率大於2。
  13. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該第一硬罩幕層之材料選自氧化矽、氮化矽、氮化鈦、氧氮化矽、非晶碳、有機材料、富矽材料、富碳材料以及多晶矽所組成的群組中。
  14. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該第二硬罩幕層之材料選氧化矽、氮化矽、氮化鈦、氧氮化矽、抗反射塗層材料、有機材料、富矽材料、富碳材料以及多晶矽所組成的群組中。
  15. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該些第二開口共同形成一隨機開口圖案。
  16. 如申請專利範圍第9項所述之用於對材料層進行圖案化的方法，其中該非均勻開口環境包括至少一單一開口圖案及至少一密集開口圖案。
  17. 如申請專利範圍第16項所述之用於對材料層進行圖案化的方法，其中該密集開口圖案包括緊密佈置的多個第二開口。
TW098107523A 2008-08-08 2009-03-09 用於對材料層進行圖案化之方法 TWI414001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8717208P 2008-08-08 2008-08-08
US12/265,997 US8343713B2 (en) 2008-08-08 2008-11-06 Method for patterning material layer

Publications (2)

Publication Number Publication Date
TW201007817A TW201007817A (en) 2010-02-16
TWI414001B true TWI414001B (zh) 2013-11-01

Family

ID=41653253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107523A TWI414001B (zh) 2008-08-08 2009-03-09 用於對材料層進行圖案化之方法

Country Status (2)

Country Link
US (1) US8343713B2 (zh)
TW (1) TWI414001B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759242B2 (en) * 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
US9102121B2 (en) * 2012-05-03 2015-08-11 Micron Technology, Inc. Substrates and methods of forming a pattern on a substrate
US8871108B2 (en) * 2013-01-22 2014-10-28 Tel Fsi, Inc. Process for removing carbon material from substrates
CN104051241A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9406511B2 (en) * 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
US9396966B1 (en) * 2014-12-24 2016-07-19 Macronix International Co., Ltd. Patterning method and semiconductor structure
US9786504B1 (en) 2016-05-16 2017-10-10 Micron Technology, Inc. Method for forming a patterned layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477040B (en) * 1999-02-17 2002-02-21 Applied Materials Inc Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors
TW200605255A (en) * 2004-06-23 2006-02-01 Intel Corp Elongated features for improved alignment process integration
US7384852B2 (en) * 2006-10-25 2008-06-10 International Business Machines Corporation Sub-lithographic gate length transistor using self-assembling polymers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218089B1 (en) 1998-05-22 2001-04-17 Micron Technology, Inc. Photolithographic method
TW525224B (en) 2000-01-14 2003-03-21 United Microelectronics Corp Transfer method of mask pattern for micro-lithography process
US6881524B2 (en) 2002-11-27 2005-04-19 Promos Technologies, Inc. Photolithography method including a double exposure/double bake
KR100721205B1 (ko) 2006-04-21 2007-05-23 주식회사 하이닉스반도체 이중 노광을 위한 패턴 분할 및 광 근접 효과 보정 방법
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477040B (en) * 1999-02-17 2002-02-21 Applied Materials Inc Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors
TW200605255A (en) * 2004-06-23 2006-02-01 Intel Corp Elongated features for improved alignment process integration
US7384852B2 (en) * 2006-10-25 2008-06-10 International Business Machines Corporation Sub-lithographic gate length transistor using self-assembling polymers

Also Published As

Publication number Publication date
US8343713B2 (en) 2013-01-01
TW201007817A (en) 2010-02-16
US20100035191A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
TWI414001B (zh) 用於對材料層進行圖案化之方法
KR100819673B1 (ko) 반도체 소자 및 그의 패턴 형성 방법
KR100876808B1 (ko) 반도체 소자의 패턴 형성 방법
US20110124196A1 (en) Method for forming fine pattern in semiconductor device
US20120058640A1 (en) Method for forming an interconnect structure
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
TW201011475A (en) Double exposure patterning with carbonaceous hardmask
US20030203285A1 (en) Method of fabricating phase shift mask
US20080153249A1 (en) Method for fabricating semiconductor wafer with enhanced alignment performance
JP2008244478A (ja) フォトマスク及びそれを用いるイメージセンサの製造方法
US20080020576A1 (en) Method of forming polysilicon pattern
KR20090050698A (ko) 반도체 소자의 제조 방법
US8129094B2 (en) Method for manufacturing a semiconductor device
TWI585510B (zh) 相移式光罩及其製造方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
US7867693B1 (en) Methods for forming device structures on a wafer
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR100920837B1 (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
KR20070000204A (ko) 미세 패턴 형성 방법
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR100827520B1 (ko) 반도체 소자의 제조 방법
US7595145B2 (en) Method of forming pattern of semiconductor device