KR100827520B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100827520B1 KR100827520B1 KR1020060042956A KR20060042956A KR100827520B1 KR 100827520 B1 KR100827520 B1 KR 100827520B1 KR 1020060042956 A KR1020060042956 A KR 1020060042956A KR 20060042956 A KR20060042956 A KR 20060042956A KR 100827520 B1 KR100827520 B1 KR 100827520B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- hard mask
- pattern
- semiconductor device
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229920000642 polymer Polymers 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000031700 light absorption Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 하드마스크층의 단차를 보상하기 위해 ArF 노광원에 의해 노광되지 않으며 식각 공정시 하부층에 손상이 없는 탄소 리치 폴리머를 형성하여 반사방지막의 두께 균일도 불량으로 인한 패턴 불량을 방지하며, 폴리실리콘층 하드마스크만을 사용하므로 비정질 탄소층 및 실리콘 산화질화막을 형성하고 식각하는 공정을 생략할 수 있어 공정이 단순화되는 기술을 개시한다.
Description
도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 제조 방법의 문제점을 도시한 사진.
도 2a 내지 도 2d는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 하드마스크층의 단차를 보상하기 위해 ArF 노광원에 의해 노광되지 않으며 식각 공정시 하부층에 손상이 없는 탄소 리치 폴리머를 형성하여 반사방지막의 두께 균일도 불량으로 인한 패턴 불량을 방지하며, 폴리실리콘층 하드마스크만을 사용하므로 비정질 탄소층 및 실리콘 산화질화막을 형성하고 식각하는 공정을 생략할 수 있어 공정이 단순화되는 기 술을 개시한다.
최근 반도체 소자의 디자인 룰이 감소함에 따라 현재 NA 0.1 이하의 ArF 노광 장비의 한계로 인해 한 번의 노광으로는 50nm 이하의 라인/스페이스 패턴을 형성할 수 없다. 그래서, 노광 공정에서 해상도 향상을 위해 반도체 기판 상에 두 개의 마스크를 각각 노광한 후 현상하는 방법이 사용되는데 이는 미세 패턴과 고립형 패턴을 각각 노광하여 공정 마진을 확보하기 어려운 문제점이 있다.
상기와 같은 문제점을 해결하기 위해 두번의 노광 및 현상 공정과 두번의 식각 공정을 수행하는 공정이 사용되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법의 문제점을 도시한 사진이다.
도 1a를 참조하면, 하드 마스크층(1)의 두께에 따른 반사방지막(5)의 코팅 균일도가 불량한 모습을 나타낸 TEM (Transmission Electron Microscope) 사진으로, 하드마스크층(1)의 두께가 두꺼울수록 패턴의 골과 마루부분의 반사방지막(5)의 두께 차이가 크게 발생하는 것을 알 수 있다.
도 1b를 참조하면, 이중노광 공정을 수행하여 형성한 라인 또는 스페이스 패턴을 나타낸 것으로, 반사방지막의 코팅 불량으로 인해 라인 패턴의 에지부 선폭이 균일하지 않게 형성된 것을 알 수 있다.
도 2a 내지 도 2d는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(10) 상부에 피식각층(20), 비정질 탄소 층(30), 실리콘 산화질화막(40), 하드마스크층(50), 제 1 반사방지막(60) 및 제 1 감광막 패턴(70)을 순차적으로 형성한다.
여기서, 제 1 감광막 패턴(70)은 최종 패턴 피치의 두배의 피치를 가지는 것이 바람직하다.
다음에, 제 1 감광막 패턴(70)을 마스크로 반사방지막(60) 및 하드마스크층(50)을 식각한다.
도 2b를 참조하면, 제 1 감광막 패턴(70) 및 반사방지막(60)을 제거하고, 전체 표면에 제 2 반사방지막(65) 및 제 2 감광막 패턴(75)를 형성한다.
도 2c를 참조하면, 제 2 감광막 패턴(75)을 마스크로 제 2 반사방지막(65) 및 하드마스크층(50)을 식각하고, 제 2 반사방지막(65)을 제거하여 하드마스크층 패턴(55)을 형성한다.
도 2d를 참조하면, 하드마스크층 패턴(55)을 마스크로 실리콘산화질화막(40), 비정질 탄소층(30) 및 피식각층(20)을 순차적으로 식각하여 최종 패턴을 형성한다.
이때, 하드마스크층을 하부물질의 식각마스크로 사용하는 경우 식각 선택비 특성상 하드마스크층의 두께가 1000Å 이상이 되어야 하므로, 하부물질의 단차를 따라가는 컨포멀(Confomal)형 반사방지막으로는 단차가 형성된 하드마스크층 마루에 기판 반사율이 1.0% 이하가 되는 두께로 반사방지막을 형성할 수 없다.
이때, 플래너(Plannar)형 반사방지막을 사용하게 되면, 이는 안정된 패터닝은 가능하지만 골 부분에 형성된 반사방지막 식각 공정시 하부층에 손상을 입힐 수 있다.
상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 하드마스크층의 단차로 인해 후속 반사방지막의 두께 균일도 불량이 발생하며, 비정질 탄소층 및 실리콘 산화질화막을 하드마스크층으로 사용하는 경우 두 번의 증착 및 식각공정이 추가되어 공정이 복잡해지는 문제점이 있다.
상기 문제점을 해결하기 위하여, 하드마스크층의 단차를 보상하기 위해 ArF 노광원에 의해 노광되지 않으며 식각 공정시 하부층에 손상이 없는 탄소 리치 폴리머를 형성하여 반사방지막의 두께 균일도 불량으로 인한 패턴 불량을 방지하며, 폴리실리콘층 하드마스크만을 사용하므로 비정질 탄소층 및 실리콘 산화질화막을 형성하고 식각하는 공정을 생략할 수 있어 공정이 단순화되는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 제조 방법은
(a) 반도체 기판 상부에 피식각층, 하드마스크층, 제 1 반사방지막 및 제 1 감광막 패턴을 형성하는 단계; (b) 상기 제 1 감광막 패턴을 마스크로 상기 제 1 반사방지막 및 하드마스크층을 식각하는 단계; (c) 상기 제 1 감광막 패턴을 제거하고, 전체 표면에 평탄화된 폴리머층을 형성하는 단계; (d) 상기 폴리머층 상부에 제 2 반사방지막 및 제 2 감광막 패턴을 형성하는 단계; (e) 상기 제 2 감광막 패턴을 마스크로 상기 제 2 반사방지막, 폴리머층 및 하드마스크층을 식각하는 단계; (f) 애싱 공정을 수행하여 폴리머층, 제 2 반사방지막 및 제 2 감광막 패턴을 제거하는 단계; (g) 상기 하드마스크층을 마스크로 상기 피식각층을 식각하여 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 3a를 참조하면, 반도체 기판(100) 상부에 피식각층(110), 하드마스크층(120), 제 1 반사방지막(130) 및 제 1 감광막 패턴(140)을 형성한다.
다음에, 제 1 감광막 패턴(140)을 마스크로 제 1 반사방지막(130) 및 하드마스크층(120)을 식각한다.
이때, 피식각층(110)은 2000 내지 3000Å의 질화막으로 형성하고, 하드마스크층(120)은 1000 내지 2000Å의 폴리실리콘층으로 형성하며, 제 1 감광막 패턴(140)의 피치는 최종 패턴의 피치의 2배인 것이 바람직하다.
도 3b를 참조하면, 제 1 감광막 패턴(140) 및 제 1 반사방지막(130)을 제거한 후 전체 표면에 평탄화된 폴리머층(150)을 형성하고, 제 2 반사방지막(160) 및 제 2 감광막 패턴(145)를 형성한다.
여기서, 제 2 반사방지막(160)은 193nm의 파장에서 1.3 내지 1.6의 굴절률을 가지고, 0.3 내지 0.8의 흡광계수를 가지며, 제 2 감광막 패턴(145)의 피치는 최종 패턴 피치의 2배이며, 하드마스크층(120)의 중앙부에 대응하는 제 2 반사 방지막(160)의 일부가 노출되도록 형성하는 것이 바람직하다.
또한, 폴리머층(150)은 탄소 리치 폴리머(C-Rich Polymer)를 사용하며, 이는 하드마스크층(120)의 단차를 보상하기 위해 하드마스크층(120) 상부에 50 내지 200Å의 두께로 평탄하게 코팅한다.
상기 탄소 리치 폴리머는 탄소의 함량이 80 내지 90%인 폴리머로 ArF 노광원에 의해 노광되지 않고, 식각 후 제거 공정시 하부층에 손상을 주지 않는 장점이 있다.
도 3c를 참조하면, 제 2 감광막 패턴(145)를 마스크로 제 2 반사방지막(160), 폴리머층(150) 및 하드마스크층(120)을 식각하여, 제 2 반사방지막 패턴(165), 폴리머층 패턴(155) 및 하드마스크층 패턴(125)을 형성한다.
여기서, 제 2 반사방지막(160)은 CF4, O2 및 이들의 조합 중 선택된 어느 하나를 사용하여 식각하며, 폴리머층(150)은 O2. N2, H2 및 이들의 조합 중 선택된 어느 하나를 사용하여 식각하는 것이 바람직하다.
도 3d를 참조하면, O2 가스를 사용한 애싱 공정을 수행하여 제 2 감광막 패턴(145)을 제거한다. 이때, 폴리머층 패턴(155) 및 제 2 반사방지막 패턴(165)도 같이 제거된다.
도 3e를 참조하면, 하드마스크층 패턴(125)를 마스크로 피식각층(110)을 식각하여 미세 패턴(115)를 형성한다.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법 을 도시한 단면도이다.
도 4a를 참조하면, 상기 도 3a의 공정을 수행한 후 구조물 상부에 탄소 리치 폴리머층(230)을 형성한 후 전면 식각하여 폴리머층이 하드마스크층(220) 상부보다 낮은 두께로 매립되도록 한다.
이때, 폴리머층(230)이 하드마스크층(220) 사이에 매립되는 두께에 따라 마루와 골 사이의 반사방지막의 두께가 차이가 날 수 있는데, 이를 방지하기 위해 기판의 반사율이 1.0% 이하가 되도록 전면 식각 수행 시간의 조절이 필요하다.
도 4b를 참조하면, 전체 표면에 반사방지막(240) 및 감광막 패턴(250)을 형성한다.
도 4c를 참조하면, 감광막 패턴(250)을 마스크로 반사방지막(240) 및 하드마스크층(220)을 식각하여 반사방지막 패턴(245) 및 하드마스크층 패턴(225)를 형성한다.
다음에, 후속 공정은 상기 도 3d 및 도 3e와 동일하게 진행한다.
본 발명에 따른 반도체 소자의 제조 방법은 1차 식각 공정 후에 탄소 리치 폴리머층을 형성하여 폴리실리콘층으로 형성된 하드마스크층의 단차를 보상하며, 폴리실리콘층으로 하드마스크층을 사용하여 비정질 탄소층 및 실리콘 산화질화막을 형성하고 식각하는 공정을 수행하지 않아도 되므로 공정이 단순화되는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (12)
- (a) 반도체 기판 상부에 피식각층, 하드마스크층, 제 1 반사방지막 및 제 1 감광막 패턴을 형성하는 단계;(b) 상기 제 1 감광막 패턴을 마스크로 상기 제 1 반사방지막 및 하드마스크층을 식각하는 단계;(c) 상기 제 1 감광막 패턴을 제거하고, 전체 표면에 평탄화된 폴리머층을 형성하는 단계;(d) 상기 폴리머층 상부에 제 2 반사방지막 및 제 2 감광막 패턴을 형성하는 단계;(e) 상기 제 2 감광막 패턴을 마스크로 상기 제 2 반사방지막, 폴리머층 및 하드마스크층을 식각하는 단계;(f) 애싱 공정을 수행하여 폴리머층, 제 2 반사방지막 및 제 2 감광막 패턴을 제거하는 단계; 및(g) 상기 하드마스크층을 마스크로 상기 피식각층을 식각하여 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 피식각층은 2000 내지 3000Å의 질화막으로 형성하는 것을 특징으로 하 는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 하드마스크층은 1000 내지 2000Å의 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 폴리머층은 탄소 리치 폴리머(C-Rich Polymer)를 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 폴리머층은 상기 하드마스크층 상부에 50 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 반사방지막은 193nm의 파장에서 1.3 내지 1.6의 굴절률을 가지고, 0.3 내지 0.8의 흡광계수를 가지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (c) 단계는 상기 폴리머층 형성 후에 전면 식각 공정을 수행하여 소정 깊이만 매립되도록 할 수도 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (e) 단계의 제 2 반사방지막은 CF4, O2 및 이들의 조합 중 선택된 어느 하나를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (e) 단계의 폴리머층은 O2. N2, H2 및 이들의 조합 중 선택된 어느 하나를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 애싱(Ashing) 공정은 O2 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 감광막 패턴 및 제 2 감광막 패턴의 피치는 상기 (g) 단계의 패턴 피치의 2배인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 감광막 패턴은 상기 하드마스크층(120)의 중앙부에 대응하는 제 2 반사 방지막(160)의 일부가 노출되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042956A KR100827520B1 (ko) | 2006-05-12 | 2006-05-12 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060042956A KR100827520B1 (ko) | 2006-05-12 | 2006-05-12 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070109653A KR20070109653A (ko) | 2007-11-15 |
| KR100827520B1 true KR100827520B1 (ko) | 2008-05-06 |
Family
ID=39064139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060042956A KR100827520B1 (ko) | 2006-05-12 | 2006-05-12 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100827520B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386059B (zh) * | 2010-09-03 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 用于形成小间距图案的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055933A (ko) | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 콘택 홀 형성방법 |
-
2006
- 2006-05-12 KR KR1020060042956A patent/KR100827520B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055933A (ko) | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 콘택 홀 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070109653A (ko) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
| US9466486B2 (en) | Method for integrated circuit patterning | |
| US7550384B2 (en) | Semiconductor device and method for forming pattern in the same | |
| US9069249B2 (en) | Self aligned patterning with multiple resist layers | |
| US8241838B2 (en) | Method of manufacturing semiconductor device | |
| JP2005150333A (ja) | 半導体装置の製造方法 | |
| US20080160763A1 (en) | Semiconductor Device And Method For Forming Pattern In The Same | |
| JP2008091851A (ja) | 半導体素子のハードマスクパターン形成方法 | |
| US7687403B2 (en) | Method of manufacturing flash memory device | |
| US9412612B2 (en) | Method of forming semiconductor device | |
| KR100827520B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI585510B (zh) | 相移式光罩及其製造方法 | |
| KR100843948B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100807074B1 (ko) | 반도체 소자의 제조 방법 | |
| US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
| CN111640657A (zh) | 半导体器件及其形成方法 | |
| US20080280216A1 (en) | Method of forming a hard mask pattern in a semiconductor device | |
| KR20080004211A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20070044186A (ko) | 반도체 소자의 패턴 형성방법 | |
| CN111640668A (zh) | 半导体器件及其形成方法 | |
| KR20070006058A (ko) | 반도체소자의 게이트 하드마스크 제거 방법 | |
| KR20070119845A (ko) | 반도체 소자의 금속 패턴 형성 방법 | |
| KR20090078087A (ko) | 노광 마스크 및 이를 이용한 레지스트 패턴의 형성 방법 | |
| US20050026049A1 (en) | Method for forming an opening on an alternating phase shift mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |