KR20080004211A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR20080004211A
KR20080004211A KR1020060062947A KR20060062947A KR20080004211A KR 20080004211 A KR20080004211 A KR 20080004211A KR 1020060062947 A KR1020060062947 A KR 1020060062947A KR 20060062947 A KR20060062947 A KR 20060062947A KR 20080004211 A KR20080004211 A KR 20080004211A
Authority
KR
South Korea
Prior art keywords
film
pattern
forming
nitride film
semiconductor device
Prior art date
Application number
KR1020060062947A
Other languages
English (en)
Inventor
공근규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060062947A priority Critical patent/KR20080004211A/ko
Publication of KR20080004211A publication Critical patent/KR20080004211A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 감광막 패턴 상부에 질화막과 비정질 탄소막을 형성하여 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있다.

Description

반도체 소자의 미세 패턴 형성방법{Method for forming fine pattern of semiconductor device}
도 1a 내지 도 1f는 본 발명의 패턴 형성방법을 나타낸 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 반도체 기판 112: 피식각층
114: 반사 방지막 116: 감광막
118: 질화막 120: 비정질 탄소
L: 라인 S1, S2: 스페이스
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 더욱 상세하게는 감광막 패턴 상부에 질화막과 비정질 탄소막을 형성하여 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있는 방법에 관한 것이다.
리소그라피 공정은, 하기 식에서 나타내는 바와 같이 이용하는 노광 장비에서 사용하는 광원의 파장 (λ)과 개구수 (Numerical Aperture; NA)에 따라 그 해상 도 (R)가 정해진다.
R = k1·λ/NA
상기 식에서 k1은 공정 상수를 의미하는데, 이는 0.25라는 물리적인 한계를 가지므로 그 이하의 공정은 통상적인 방법으로는 불가능하다.
현재, 0.93NA의 ArF 노광 장비를 이용하여 패터닝 가능한 수준은 감광제 기술 및 마스크 기술의 뒷받침으로 60nm 패턴까지 형성할 수 있다. 그러나 60nm 이하의 패터닝은 이미지 정보를 가지고 있는 1차 광이 들어갈 수 없는 피치 (pitch)에 도달하여 패터닝이 불가능하다.
따라서 60nm 이하 급의 패터닝은 ArF 이머전 리소그라피를 도입하여야 하는 실정이다.
본 발명의 목적은 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에서는 감광막 패턴 상부에 질화막과 비정질 탄소막을 형성하여 식각하는 간단한 공정에 의하여 패턴 간 간격이 미세한 패턴을 형성하는 방법을 제공한다.
구체적으로, 본 발명에서는
피식각층 상부에 감광막 패턴을 형성하는 단계와;
상기 감광막 패턴 상부에 질화막을 형성하는 단계와;
상기 질화막 상부에 비정질 탄소막을 형성하는 단계와;
상기 감광막 패턴이 노출될 때까지 상기 결과물을 평탄화하는 단계와;
감광막 패턴과 비정질 탄소막을 식각 마스크로 건식 식각 공정을 수행하여 상기 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기 질화막의 증착 두께가 최종 선폭 (Critical Dimension; CD)이 되기 때문에. 질화막의 증착 공정이 가장 중요한 공정이다. 질화막은 감광막 패턴 표면으로부터 5~50nm 두께가 되도록 100~250℃ 온도로 증착한다.
상기 비정질 탄소막은 감광막 패턴 사이의 스페이스를 매립하며, 상기 감광막 패턴 상부의 질화막으로부터 1000nm 두께가 되도록 100~250℃ 온도로 증착하는 것이 바람직하다.
상기 공정중, 감광막 패턴이 노출되도록 하는 단계는 감광막 패턴을 식각 정지막으로 하여 비정질 탄소막과 질화막을 전면 식각 (etch back)하거나, 감광막 패턴을 연마 정지막으로 하여 비정질 탄소막과 질화막을 CMP 하는 것을 모두 포함한다.
상기 피식각층은 산화막 등을 사용할 수 있다.
상기 미세 패턴은 라인/스페이스 패턴으로서, 패턴 간 스페이스 넓이가 매우 미세하여, 노광 장비의 한계 해상도를 극복할 수 있다.
이하, 본 발명의 이중 노광 공정을 이용한 패턴 형성방법에 대하여 도 1a 내지 도 1f를 참조하여 설명한다.
반도체 기판 (110) 상부에 피식각층 (112)을 300nm 두께로 증착한 후, 반사 방지막 (114)을 40nm 두께로, 감광막 (116)을 170nm 두께로 순차적으로 증착하고 (도 1a 참조), ArF 광원을 이용하여 바 (bar) 길이 (L)가 80nm, 스페이스 길이 (S1) 100nm가 되도록 패터닝한다 (도 1b 참조).
패터닝된 감광막 (116) 위에 질화막 (118)을 저온 공정으로 20nm 두께로 증착하고, 여기에 비정질 탄소막 (120)을 500nm 두께로 증착한다 (도 1c 참조).
감광막 (116)이 노출될 때까지 전면 식각 공정을 수행하면 도 1d와 같은 구조가 형성되고, 이 후 식각을 계속하게 되면, 감광막이 있는 부분은 감광막이 식각 마스크 역할을 하고, 비정질 탄소는 질화막보다 식각 내성이 뛰어나기 때문에 식각되지 않아 결국 질화막만 식각되므로 질화막 하부의 피식각층만 식각이 된다 (도 1e 참조).
감광막, 비정질 탄소막 및 반사방지막을 제거하면, 질화막의 증착 두께와 동일한 20nm 크기의 스페이스 길이 (S2)를 갖는 패턴이 형성된다 (도 1f 참조).
이러한 미세한 선폭은 노광 장비의 해상도 만으로는 얻어질 수 없는 매우 미세한 패턴이므로, 본 발명의 공정을 적용하면 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있음을 확인할 수 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에서는 감광제 패턴 상에 질화막과 비정질 탄소막을 순차적으로 증착한 후 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하여 미세한 라인/스페이스 패턴을 형성할 수 있다.

Claims (6)

  1. 피식각층 상부에 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴 상부에 질화막을 형성하는 단계와;
    상기 질화막 상부에 비정질 탄소막을 형성하는 단계와;
    상기 감광막 패턴이 노출될 때까지 상기 결과물을 평탄화하는 단계와;
    감광막 패턴과 비정질 탄소막을 식각 마스크로 건식 식각 공정을 수행하여 상기 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 질화막은 감광막 패턴 표면으로부터 5~50nm 두께가 되도록 100~250℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 비정질 탄소막은 감광막 패턴 사이의 스페이스를 매립하며, 5~1000nm 두께가 되도록 100~250℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 평탄화 단계는 감광막 패턴을 식각 정지막으로 하여 비정질 탄소막과 질화막을 전면 식각하거나, 감광막 패턴을 연마 정지막으로 하여 비정질 탄소막과 질화막을 CMP 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 피식각층은 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 미세 패턴은 라인/스페이스 패턴인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060062947A 2006-07-05 2006-07-05 반도체 소자의 미세 패턴 형성방법 KR20080004211A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060062947A KR20080004211A (ko) 2006-07-05 2006-07-05 반도체 소자의 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062947A KR20080004211A (ko) 2006-07-05 2006-07-05 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20080004211A true KR20080004211A (ko) 2008-01-09

Family

ID=39215089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062947A KR20080004211A (ko) 2006-07-05 2006-07-05 반도체 소자의 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20080004211A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269720B1 (en) 2014-09-16 2016-02-23 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US9524043B2 (en) 2009-02-06 2016-12-20 Lg Chem, Ltd. Touch screen and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524043B2 (en) 2009-02-06 2016-12-20 Lg Chem, Ltd. Touch screen and manufacturing method thereof
US9269720B1 (en) 2014-09-16 2016-02-23 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices

Similar Documents

Publication Publication Date Title
US10049878B2 (en) Self-aligned patterning process
KR100761857B1 (ko) 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100479600B1 (ko) 콘택 형성 방법
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
US7842450B2 (en) Method of forming a semiconductor device
KR100723506B1 (ko) 다중 포토리소그라피 공정을 이용한 미세 패턴 형성 방법
TWI682234B (zh) 相移空白罩幕以及相移光罩
KR20080012055A (ko) 마스크 패턴 형성 방법
KR20080004211A (ko) 반도체 소자의 미세 패턴 형성방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20090103520A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
KR100720243B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
KR101070302B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
KR20090039201A (ko) 반도체 소자의 미세 패턴 형성방법
KR100827520B1 (ko) 반도체 소자의 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US20080248431A1 (en) Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
US7460209B2 (en) Advanced mask patterning with patterning layer
KR20070021431A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20110030924A (ko) 이중 패터닝 공정을 이용한 미세 패턴 형성 방법
KR20070077392A (ko) 반도체 소자의 제조 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination