KR20110030924A - 이중 패터닝 공정을 이용한 미세 패턴 형성 방법 - Google Patents

이중 패터닝 공정을 이용한 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20110030924A
KR20110030924A KR1020090088591A KR20090088591A KR20110030924A KR 20110030924 A KR20110030924 A KR 20110030924A KR 1020090088591 A KR1020090088591 A KR 1020090088591A KR 20090088591 A KR20090088591 A KR 20090088591A KR 20110030924 A KR20110030924 A KR 20110030924A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
photoresist
relacs
forming
pattern
Prior art date
Application number
KR1020090088591A
Other languages
English (en)
Inventor
정은수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090088591A priority Critical patent/KR20110030924A/ko
Publication of KR20110030924A publication Critical patent/KR20110030924A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 이중 패터닝 공정을 이용한 미세 패턴 형성 기술에 관한 것으로, 기존의 미세패턴을 구현하는 포토리소그라피 공정 중 포토레지스트와, RELACS에 대한 이중 패터닝을 수행하고, 산화막에 대한 RIE 실시 후, 새로이 증착된 포토레지스트와, RELACS에 대해 기존 패턴 위치에서 하프 피치만큼 쉬프트한 영역에 대한 이중 패터닝을 실시하여 산화막에 최소 피치의 밀집한 공간을 구현한다. 그리고 이 위에 폴리 실리콘을 증착한 후, CMP를 수행하고, 산화막을 제거하여 폴리 실리콘 밀집 라인을 구성함으로써 최소 선폭의 밀집 라인을 구현하는 것을 특징으로 한다. 본 발명에 의하면, 이중 패터닝을 수행하는 포토리소그라피 공정을 통해 최소 선폭을 구현할 수 있으며, 이에 반도체 소자의 집적도를 최대화할 수 있다.
반도체, 포토리소그라피, 이중 패터닝

Description

이중 패터닝 공정을 이용한 미세 패턴 형성 방법{Method for forming fine pattern by using double patterning}
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 특히 포토리소그라피 공정 시 구현할 수 있는 최소 선폭을 형성하는데 적합한 이중 패터닝 공정을 이용한 미세 패턴 형성 방법에 관한 것이다.
잘 알려진 바와 같이 포토리소그라피 공정은 아르곤 플로라이드(ArF), 크립톤 플로라이드(KrF), 플루오린(F2) 등의 광원과 포토레지스트 패터닝(Photo Resist patterning)을 통해 수행되고 있으나, 반도체 제조 기술이 65nm, 40nm 이하의 테크(tech)로 낮아짐에 따라 일반적인 포토리소그라피(photolithography process) 공정으로 패터닝을 하기에는 점점 한계에 이르고 있다.
이에 광학적 한계를 극복하기 위한 새로운 기술들이 도입되고 있는 실정이다.
그러나, 이러한 기술들은 현재는 실제 공정에 적용될 때 발생되는 문제점들 을 보완하기 위한 연구 단계에 있을 뿐, 실제 공정에는 적용하기 곤란하다. 특히, 패턴 크기가 작아짐에 따라, 포토리소그라피 공정 측면에서는 감광막 두께를 낮춰야 하는 것이 불가피한 상태인데, 이와 같이 감광막 두께를 낮추는 것은 식각 공정에서의 공정 마진을 작게 하는 요소로 제기되고 있는 바, 미세 패턴을 구현하기 위한 새로운 기술의 도입이 시급하다.
상기한 바와 같이 동작하는 종래 기술에 의한 포토 리소그라피 공정에 있어서는, 아르곤 플로라이드(ArF), 크립톤 플로라이드(KrF), 플루오린(F2) 등의 광원과 포토레지스트 패터닝을 통해 이루어지고 있으므로, 게이트(gate)와 같은 미세패턴을 구현하는 데는 한계가 있었으며, 광학계의 한계와 포토레지스트 폴리머 자체의 해상력 한계 등으로 인해 수 nm 단위의 선폭을 구현하기는 매우 어렵다는 문제점이 있었다.
이에 본 발명은, 반도체 소자를 제조하는 경우에 이중 패터닝을 수행하여 포토리소그라피 공정 시 최소 선폭을 구현할 수 있는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법을 제공한다.
또한 본 발명은, RELACS(Resolution Enhancement Lithography by assisted of chemical shrink) 및 포토레지스트와 이중 패터닝 기술에 희생 산화막(sacrificial oxide)을 이용하여 최소 선폭의 밀집한 공간(dense space)을 구현 할 수 있는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법을 제공한다.
또한 본 발명은, 기존의 미세패턴을 구현하는 포토리소그라피 공정 중 포토레지스트와, RELACS에 대한 이중 패터닝을 수행하고, 산화막에 대한 RIE 실시 후, 새로이 증착된 포토레지스트와, RELACS에 대해 기존 패턴 위치에서 하프 피치만큼 쉬프트한 영역에 대한 이중 패터닝을 실시하여 산화막에 최소 피치의 밀집한 공간을 구현한다. 그리고 이 위에 폴리 실리콘을 증착한 후, CMP를 수행하고, 산화막을 제거하여 폴리 실리콘 밀집 라인을 구성함으로써 최소 선폭의 밀집 라인을 구현할 수 있는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법을 제공한다.
본 발명의 일 실시예 방법은, 포토리소그래피 공정을 통해 반도체 기판 상에 제 1 오픈 영역의 그룹을 갖는 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴에 RELACS층을 코팅하여 상기 제 1 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 기판 오픈 면적으로 된 제 2 오픈 영역의 그룹을 갖는 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴을 이용한 제 1 식각 공정을 통해 상기 반도체 기판의 일부를 선택 제거함으로써, 다수의 제 1 미세 패턴들로 된 제 1 미세 패턴 그룹을 형성하는 단계와, 상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계와, 포토리스그라피 공정을 통해 상기 다수의 제 1 미세 패턴들 사이의 기판 일부를 노출시키는 제 3 오픈 영역의 그룹을 갖는 제 3 포토레지스트 패턴을 형성하는 단계와, 상기 제 3 포토레지스트 패턴에 RELACS층을 코팅하여 상기 제 3 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 기판 오픈 면적으로 된 제 4 오픈 영역의 그룹을 갖는 제 4 포토레지스트 패턴을 형성하는 단계와, 상기 제 4 포토레지스트 패턴을 이용한 제 2 식각 공정을 통해 상기 반도체 기판의 일부를 선택 제거함으로써, 다수의 제 2 미세 패턴들로 된 제 2 미세 패턴 그룹을 형성하는 단계와, 상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계를 포함한다.
본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 이중 패터닝을 수행하는 포토 리소그라피 공정을 통해 최소 선폭을 구현할 수 있으며, 이에 반도체 소자의 집적도를 최대화할 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그 러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 이중 패터닝을 수행하는 포토 리소그라피 공정을 통해 최소 선폭의 미세 패턴을 구현하는 것으로서, RELACS 및 포토레지스트와 이중 패터닝 기술에 희생 산화막을 이용하여 최소 선폭의 밀집한 공간을 구현하는 것이다.
이와 같이, RELACS를 기존 포토레지스트 상에 증착하여 공간을 최소로 줄일 수 있는 포토레지스트 물질이 연구되고 있으며, 실제 생산에 적용되고 있다. 이러한 RELACS 및 포토레지스트와 이중 패터닝 기술에 희생 산화막을 이용하여 최소 선폭을 구현하고, 이에 폴리 실리콘의 증착을 통해 라인(line)을 톤(tone) 반전 시킨 후 이를 마스크로 실리콘 반도체 기판에 패턴을 구현 하고자 한다.
도 1a 내지 도 1j는 본 발명의 실시예에 따른 이중 패터닝을 이용한 미세 패텬을 형성하는 공정을 나타낸 공정 순서도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 예컨대, 질소를 이용한 플라즈마 화학기상 증착 공정(CVD: Chemical Vapor Deposition)을 실시하여 실리콘 질화막(SiN)(102)을 형성한 후, 산화공정을 실시하여 산화막(104)을 형성하고, 형성된 산화막(104) 상부에 하부 반사방지막(Bottom Anti Reflection Coating, 이하 BARC라 한다)막(106)을 400Å 이상, 바람직하게 400Å~ 600Å 정도로 형성한다.
이후, BARC막(106) 상에 1600Å~2000Å으로, 바람직하게 1800Å의 두께로 포토레지스트를 형성한 후, 포토리소그라피 공정으로 제1 패터닝을 수행하여 BARC 막(106)의 상부가 일부 노출(이하, 제1오픈영역이라 칭함)되도록 제 1포토레지스트 패턴(108)을 형성한다. 그리고 도 1b에 도시한 바와 같이, RELACS(109)를 제 1포토레지스트 패턴(108) 상에 코팅한다. 여기서, RELACS(109)는 포토레지스트와 가교 결합을 형성할 수 있는 물질로서, 수용성이기 때문에 제1 포토레지스트 패턴(108)에 도포가 가능하다.
이에 제1포토레지스트 패턴(108) 상에 도포가 완료된 후, 열처리 공정을 실시하여 가열하면, 제1포토레지스트 패턴(108)의 표면과 맞닿아 인접하는 RELACS(109)가 가교 반응을 일으키게 되며, 이후 현상 공정을 통해 제2 패터닝을 수행하면, 도 1c에 도시한 바와 같이 제1 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 BARC막(106)의 상부가 일부 노출(이하, 제2오픈영역이라 칭함) 되도록 RELACS 패턴, 즉 제2포토레지스트 패턴(110)을 형성하게 된다.
이와 같이 RELACS (109)는 제2 패터닝을 통해 가교 결합되지 않은 잔류 RELACS(109) 물질을 제거함에 따라 가교 반응을 일으킨 부위만 남게 되어 제2포토레지스트 패턴(110)을 형성하게 되는 것이다. 이를 통해 가능한 최소 선폭의 밀집 공간(미세 패턴 공간)을 구현하고, 도 1d에 도시한 바와 같이 제2포토레지스트 패턴(110)과 제1포토레지스트 패턴(108)을 마스크로 하는 식각공정(예컨대, 반응성 이온 식각(Reaction Ion Etching, 이하 RIE라 한다))을 실시하여 실리콘 질화막(102)의 상부가 외부로 노출될 때까지 BARC막(106)과, 산화막(104)의 일부를 선택적으로 제거함으로써, 다수의 제1 미세 패턴들로된 제1미세 패턴 그룹을 형성한다.
또한, BARC막(106)과 산화막(104)에 대한 RIE 공정 이후에는 남아있는 제1 및 제2포토레지스트 패턴(108, 110)을 식각 공정을 통하여 제거하며, 이때 외부로 드러난 BARC막(106)도 식각 공정을 통하여 제거한다.
이후, 도 1e에 도시한 바와 같이 식각된 산화막(104) 상부에는 제2포토레지스트가 증착되며, 제2포토레지스트의 증착에 따라 제1 미세 패턴(112)들에도 제2포토레지스트가 매립된다. 이와 같이 증착된 제2포토레지스트에 대한 포토리소그라피 공정을 실시하여 제1 미세 패턴(112)들 사이의 산화막(104) 일부를 노출(이하, 제3오픈영역이라 칭함)시키는 제3포토레지스트 패턴(114)을 형성한다.
예컨대, 제3오픈 영역은, 제1 미세 패턴(112)들을 기준으로 하프피치(half pitch) 만큼 쉬프트한 영역이 될 수 있다.
그리고 형성된 제3포토레지스트 패턴(114) 상에 제2 RELACS를 코팅한 후, 열처리 공정을 실시하여 제2 RELACS를 가열하고, 현상 공정을 통해4패터닝을 수행함으로써, 제3 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 산화막(104)의 상부가 일부 노출(이하, 제4오픈영역이라 칭함) 되도록 제2 RELACS 패턴, 즉 제4포토레지스트 패턴(116)을 형성하게 된다.
이후, 제3 및 제4 포토레지스트 패턴(114, 116)을 마스크로하는 식각공정(예컨대, RIE)을 실시하여 산화막(104)의 제4오픈영역을 식각함으로써, 다수의 제2 미세 패턴들로된 제2미세 패턴 그룹을 형성하며, 이는 도 1c에 도시한 선폭 보다 밀집된 공간(예컨대, 제1 미세 패턴(112)들의 간격 보다 2배 밀집된 공간)을 형성하게 된다.
그리고 도 1e에서는 기판상에 잔류하는 제3 및 제4 포토레지스트 패턴(114, 116)을 제거하는 식각 공정을 수행하여 이들을 제거하고, 제4 포토레지스트 패턴(114)을 제거함으로써, 제1 RIE 식각 라인(112)에 갭필된 포토레지스트도 함께 제거할 수 있다.
그리고 도 1f에 도시한 바와 같이 최소 선폭이 형성된 산화막(104) 상부에 식각 장벽 물질로서, 예컨대, 폴리 실리콘(118)을 형성하여 산화막(104) 내의 밀집된 공간 즉, 미세 패턴 라인 내에 폴리 실리콘(118)이 갭필 되도록 한 후, 도 1g에 도시한 바와 같이 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정을 수행하여 산화막(104) 상부에 형성된 폴리 실리콘(118)을 제거한다.
또한, 도 1h에 도시한 바와 같이, 폴리 실리콘(118)의 측면에 있는 측면 기판 물질 즉, 산화막(104)을 제거하여, 폴리 실리콘(118)으로 식각 장벽층을 형성하고, 도 1i에 도시한 바와 같이 실리콘 질화막(SiN)(102)에 대한 식각공정(예컨대, RIE)을 통해, 반도체 기판의 상부를 일부 노출하게 되며, 식각된 폴리 실리콘(120)과, 실리콘 질화막(SiN)(122)이 잔류하게 된다.
이후, 도1j에 도시한 바와 같이 반도체 기판(100) 상부에 잔류하는 식각된 폴리 실리콘(120)과, 실리콘 질화막(SiN)(122)을 마스크로하는 실리콘 식각공정(예컨대, RIE)을 수행한 후, 잔류하는 폴리 실리콘(120)과, 실리콘 질화막(SiN)(122)에 대한 제거를 수행하여 최종적으로 돌출형 미세 패턴을 가지는 반도체 소자(124)를 형성하게 된다.
이상 설명한 바와 같이, 본 발명은 이중 패터닝을 수행하는 포토 리소그라 피 공정을 통해 최소 선폭의 미세 패턴을 구현하는 것으로서, RELACS 및 포토레지스트와 이중 패터닝 기술에 희생 산화막을 이용하여 최소 선폭의 밀집한 공간을 구현한다.
이와 같이 이중 패터닝을 수행하는 포토 리소그라피 공정으로 최소 선폭을 구현할 수 있으며, 이를 통해 반도체 소자의 집적도를 향상시킬 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1a 내지 도 1j는 본 발명의 실시예에 따른 이중 패터닝을 이용한 미세 패텬을 형성하는 공정을 나타낸 공정 순서도,
<　도면의 주요 부분에 대한 부호 설명 >
100 : 반도체 기판 102 : 실리콘 질화막(SiN)
104 : 산화막 106 : BARC막
108 : 제1포토레지스트 패턴 109 : RELACS
110 : 제2포토레지스트 패턴 112 : 제1 미세 패턴
114 : 제3포토레지스트 패턴 116 : 제4포토레지스트 패턴
118 : 폴리 실리콘

Claims (9)

  1. 포토리소그래피 공정을 통해 반도체 기판 상에 제 1 오픈 영역의 그룹을 갖는 제 1 포토레지스트 패턴을 형성하는 단계와,
    상기 제 1 포토레지스트 패턴에 RELACS층을 코팅하여 상기 제 1 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 기판 오픈 면적으로 된 제 2 오픈 영역의 그룹을 갖는 제 2 포토레지스트 패턴을 형성하는 단계와,
    상기 제 2 포토레지스트 패턴을 이용한 제 1 식각 공정을 통해 상기 반도체 기판의 일부를 선택 제거함으로써, 다수의 제 1 미세 패턴들로 된 제 1 미세 패턴 그룹을 형성하는 단계와,
    상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계와,
    포토리스그라피 공정을 통해 상기 다수의 제 1 미세 패턴들 사이의 기판 일부를 노출시키는 제 3 오픈 영역의 그룹을 갖는 제 3 포토레지스트 패턴을 형성하는 단계와,
    상기 제 3 포토레지스트 패턴에 RELACS층을 코팅하여 상기 제 3 오픈 영역의 기판 오픈 면적보다 상대적으로 작은 기판 오픈 면적으로 된 제 4 오픈 영역의 그룹을 갖는 제 4 포토레지스트 패턴을 형성하는 단계와,
    상기 제 4 포토레지스트 패턴을 이용한 제 2 식각 공정을 통해 상기 반도체 기판의 일부를 선택 제거함으로써, 다수의 제 2 미세 패턴들로 된 제 2 미세 패턴 그룹을 형성하는 단계와,
    상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계
    를 포함하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 포토레지스트 패턴에 코팅되는 상기 RELACS층은,
    상기 제 1 포토레지스터 패턴이 형성된 상기 반도체 기판의 전면에 RELACS 물질을 형성하는 단계와,
    열처리 공정을 실시하여 상기 제 1 포토레지스터 패턴에 인접하는 RELACS 물질과 포토레지스트 물질을 선택적으로 가교 결합시키는 단계와,
    가교 결합되지 않은 잔류 RELACS 물질을 선택 제거함으로써, 상기 제 2 포토레지스트 패턴을 형성하는 단계
    를 통해 형성되는 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 잔류 RELACS 물질은, 현상 공정을 통해 제거되는 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 3 포토레지스트 패턴에 코팅되는 상기 RELACS층은,
    상기 제 3 포토레지스터 패턴이 형성된 상기 반도체 기판의 전면에 RELACS 물질을 형성하는 단계와,
    열처리 공정을 실시하여 상기 제 3 포토레지스터 패턴에 인접하는 RELACS 물질과 포토레지스트 물질을 선택적으로 가교 결합시키는 단계와,
    가교 결합되지 않은 잔류 RELACS 물질을 선택 제거함으로써, 상기 제 4 포토레지스트 패턴을 형성하는 단계
    를 통해 형성되는 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 잔류 RELACS 물질은, 현상 공정을 통해 제거되는 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 식각 공정 각각은, 반응성 이온 식각 공정인 것을 특징 으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 다수의 제 1 및 제 2 미세 패턴의 내부에 식각 장벽 물질을 매립하는 단계와,
    상기 식각 장벽 물질의 측면에 있는 측면 기판 물질을 선택 제거함으로써, 식각 장벽층을 형성하는 단계와,
    상기 식각 장벽층을 이용한 제 3 식각 공정을 통해 그 상부가 노출된 상기 반도체 기판의 일부를 기 설정된 깊이만큼 제거한 후 잔류하는 상기 식각 장벽층을 제거함으로써, 상기 반도체 기판 상에 돌출형 미세 패턴을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  8. 제 7 항에 있어서,
    상기 측면 기판 물질은, 산화막인 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
  9. 제 7 항에 있어서,
    상기 제 3 식각 공정은, 반응성 이온 식각 공정인 것을 특징으로 하는 이중 패터닝 공정을 이용한 미세 패턴 형성 방법.
KR1020090088591A 2009-09-18 2009-09-18 이중 패터닝 공정을 이용한 미세 패턴 형성 방법 KR20110030924A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088591A KR20110030924A (ko) 2009-09-18 2009-09-18 이중 패터닝 공정을 이용한 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088591A KR20110030924A (ko) 2009-09-18 2009-09-18 이중 패터닝 공정을 이용한 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20110030924A true KR20110030924A (ko) 2011-03-24

Family

ID=43936296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088591A KR20110030924A (ko) 2009-09-18 2009-09-18 이중 패터닝 공정을 이용한 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20110030924A (ko)

Similar Documents

Publication Publication Date Title
US9911646B2 (en) Self-aligned double spacer patterning process
US10049878B2 (en) Self-aligned patterning process
US9831117B2 (en) Self-aligned double spacer patterning process
KR100761857B1 (ko) 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100876892B1 (ko) 반도체 소자의 제조방법
US7842450B2 (en) Method of forming a semiconductor device
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR100843899B1 (ko) 반도체 소자의 제조방법
KR20090011933A (ko) 반도체 소자의 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR20110030924A (ko) 이중 패터닝 공정을 이용한 미세 패턴 형성 방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20070000204A (ko) 미세 패턴 형성 방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20080004211A (ko) 반도체 소자의 미세 패턴 형성방법
CN112670168B (zh) 半导体结构的形成方法、晶体管
KR101150492B1 (ko) 스페이서 패터닝 공정을 이용한 반도체 소자 제조방법
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
US8268730B2 (en) Methods of masking semiconductor device structures
KR20080002493A (ko) 반도체 소자의 미세패턴 형성방법
KR20090044835A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination