KR20090039201A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR20090039201A
KR20090039201A KR1020070104701A KR20070104701A KR20090039201A KR 20090039201 A KR20090039201 A KR 20090039201A KR 1020070104701 A KR1020070104701 A KR 1020070104701A KR 20070104701 A KR20070104701 A KR 20070104701A KR 20090039201 A KR20090039201 A KR 20090039201A
Authority
KR
South Korea
Prior art keywords
hard mask
film
pattern
layer
mask film
Prior art date
Application number
KR1020070104701A
Other languages
English (en)
Inventor
공근규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070104701A priority Critical patent/KR20090039201A/ko
Publication of KR20090039201A publication Critical patent/KR20090039201A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 제1 하드마스크막 패턴 상부에 오존 USG 막과 제2 하드마스크막을 형성하여 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있다.

Description

반도체 소자의 미세 패턴 형성방법{Method for forming fine pattern of semiconductor device}
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 더욱 상세하게는 제1 하드마스크막 패턴 상부에 오존 USG (Ozone Undoped Silicate Glass) 막과 제2 하드마스크막을 형성하여 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있는 방법에 관한 것이다.
리소그라피 공정은, 하기 식에서 나타내는 바와 같이 이용하는 노광 장비에서 사용하는 광원의 파장 (λ)과 개구수 (Numerical Aperture; NA)에 따라 그 해상도 (R)가 정해진다.
R = k1·λ/NA
상기 식에서 k1은 공정 상수를 의미하는데, 이는 0.25라는 물리적인 한계를 가지므로 그 이하의 공정은 통상적인 방법으로는 불가능하다.
현재, 0.93NA의 ArF 노광 장비를 이용하여 패터닝 가능한 수준은 감광제 기술 및 마스크 기술의 뒷받침으로 60nm 패턴까지 형성할 수 있다. 그러나 60nm 이하의 패터닝은 이미지 정보를 가지고 있는 1차 광이 들어갈 수 없는 피치 (pitch) 에 도달하여 패터닝이 곤란하다.
따라서 60nm 이하 급의 패터닝은 ArF 이머전 리소그라피를 도입하여야 하는 실정이다.
본 발명의 목적은 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있는 방법을 제공하는 것이다.
본 발명에서는 제1 하드마스크막 패턴 상부에 오존 USG 막과 제2 하드마스크막을 형성하여 식각하는 간단한 공정에 의하여 패턴 간 간격이 미세한 패턴을 형성하는 방법을 제공한다.
구체적으로, 본 발명은
피식각층이 형성된 반도체 기판 상부에 제1 하드마스크막 패턴을 형성하는 단계;
피식각층 및 제1 하드마스크막 패턴 표면에 오존 USG 막을 도포하는 단계;
상기 오존 USG 막 상부에 제2 하드마스크막을 형성하는 단계;
상기 제1 하드마스크막 패턴이 노출될 때까지 제2 하드마스크막 및 오존 USG 막을 평탄화하는 단계;
상기 노출된 제1 및 제2 하드마스크막 패턴을 식각 마스크로 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
상기 오존 USG 막의 증착 두께가 최종 선폭 (Critical Dimension; CD)이 되기 때문에. 질화막의 증착 공정이 가장 중요한 공정이다. 오존 USG 막은 제1 하드 마스크막 패턴 표면으로부터 5~60nm 두께가 되도록 100~250℃ 온도로 증착한다.
상기 제2 하드마스크는 제1 하드마스크막 패턴 사이의 스페이스를 매립하며, 상기 제1 하드마스크막 패턴 상부의 오존 USG 막으로부터 15~1000nm 두께가 되도록 100~250℃ 온도로 증착하는 것이 바람직하다.
상기 공정 중, 제1 하드마스크막 패턴이 노출되도록 하는 단계는 제1 하드마스크막 패턴을 식각 정지막으로 하여 제2 하드마스크막 및 오존 USG 막을 전면 식각 (etch back)하거나, 제1 하드마스크막 패턴을 연마 정지막으로 하여 제2 하드마스크막 및 오존 USG 막을 CMP 하는 것을 모두 포함한다.
상기 피식각층은 산화막 등을 사용할 수 있다.
상기 피식각층 패턴은 라인/스페이스 패턴으로서, 패턴 간 스페이스 넓이가 매우 미세하여, 노광 장비의 한계 해상도를 극복할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에서는 제1 하드마스크막 패턴 상부에 오존 USG 막과 제2 하드마스크막을 순차적으로 증착한 후 식각하는 간단한 공정에 의하여 노광 장비의 한계 해상도를 극복하여 미세한 라인/스페이스 패턴을 형성할 수 있다.
이하, 본 발명의 패턴 형성방법에 대하여 도 1a 내지 도 1f를 참조하여 설명한다.
반도체 기판 (10) 상부에 피식각층 (12)을 300nm 두께로 증착한 후, 제1 폴 리실리콘 하드마스크막 (14)을 200nm 두께로 증착한다. 그 상부에 반사방지막 (16)을 33nm 두께, 포토레지스트막 (18)을 150nm 두께로 순차적으로 증착하고 (도 1a 참조), ArF 광원을 이용하여 바 (bar) 길이 (L)가 80nm, 스페이스 길이 (S1) 100nm가 되도록 패터닝하여, 포토레지스트 패턴 (18')을 형성한다. 그런 다음, 포토레지스트 패턴 (18')을 식각 마스크로 반사방지막 (16)과 제1 하드마스크막 (14)을 순차적으로 식각하여 반사방지막 패턴 (16')과 제1 하드마스크막 패턴 (14')을 얻는다 (도 1b 참조).
포토레지스트 패턴 (18')과 반사방지막 패턴 (16')을 제거한 후 패터닝된 제1 하드마스크막 패턴 (14') 표면에 오존 USG 막 (22)을 저온 공정으로 20nm 두께로 증착하고, 여기에 제2 폴리실리콘 하드마스크막 (24)을 300nm 두께로 증착한다 (도 1c 참조).
제1 하드마스크막 패턴 (14')이 노출될 때까지 전면 식각 공정을 수행하면 도 1d와 같은 구조가 형성되고, 이 후 식각을 계속하게 되면, 제1 하드마스크막이 있는 부분은 제1 하드마스크막이 식각 마스크 역할을 하고, 제2 하드마스크막은 오존 USG 막보다 식각 내성이 뛰어나기 때문에 식각되지 않아 결국 오존 USG 막만 식각되므로 오존 USG 막 하부의 피식각층만 식각이 된다 (도 1e 참조).
제1 하드마스크막, 오존 USG 막 및 제2 하드마스크막을 제거하면, 오존 USG 막의 증착 두께와 동일한 20nm 크기의 스페이스 길이 (S2)를 갖는 패턴이 형성된다 (도 1f 참조).
이러한 미세한 선폭은 노광 장비의 해상도 만으로는 얻어질 수 없는 매우 미 세한 패턴이므로, 본 발명의 공정을 적용하면 노광 장비의 한계 해상도를 극복하는 미세 패턴을 형성할 수 있음을 확인할 수 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1f는 본 발명에 따른 미세 패턴 형성방법을 도시한 단면도이다.
부호의 설명
10: 반도체 기판
12: 피식각층 / 12': 피식각층 패턴
14: 제1 하드마스크막 / 14': 제1 하드마스크막 패턴
16: 반사방지막 / 16': 반사방지막 패턴
18: 포토레지스트막 / 18': 포토레지스트 패턴
22: 오존 USG
24: 제2 하드마스크막
L: 라인
S: 스페이스

Claims (6)

  1. 피식각층이 형성된 반도체 기판 상부에 제1 하드마스크막 패턴을 형성하는 단계;
    피식각층 및 제1 하드마스크막 패턴 표면에 오존 USG 막을 도포하는 단계;
    상기 오존 USG 막 상부에 제2 하드마스크막을 형성하는 단계;
    상기 제1 하드마스크막 패턴이 노출될 때까지 제2 하드마스크막 및 오존 USG 막을 평탄화하는 단계;
    상기 노출된 제1 및 제2 하드마스크막 패턴을 식각 마스크로 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 청구항 1에 있어서,
    상기 오존 USG 막은 제1 하드마스크막 패턴 표면으로부터 5~60nm 두께가 되도록 100~250℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 청구항 1에 있어서,
    상기 제2 하드마스크막은 제1 하드마스크막 패턴 사이의 스페이스를 매립하며, 5~1000nm 두께가 되도록 100~250℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 청구항 1에 있어서,
    상기 평탄화 단계는 제1 하드마스크막 패턴을 식각 정지막으로 하여 제2 하드마스크막 및 오존 USG 막을 전면 식각하거나, 제1 하드마스크막 패턴을 연마 정지막으로 하여 제2 하드마스크막 및 오존 USG 막을 CMP 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 청구항 1에 있어서,
    상기 피식각층은 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 청구항 1에 있어서,
    상기 피식각층 패턴은 라인/스페이스 패턴인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070104701A 2007-10-17 2007-10-17 반도체 소자의 미세 패턴 형성방법 KR20090039201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070104701A KR20090039201A (ko) 2007-10-17 2007-10-17 반도체 소자의 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070104701A KR20090039201A (ko) 2007-10-17 2007-10-17 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20090039201A true KR20090039201A (ko) 2009-04-22

Family

ID=40763115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104701A KR20090039201A (ko) 2007-10-17 2007-10-17 반도체 소자의 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20090039201A (ko)

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
US10049878B2 (en) Self-aligned patterning process
US7312158B2 (en) Method of forming pattern
US9196623B2 (en) Semiconductor circuit structure and process of making the same
KR100866723B1 (ko) 반도체 소자 및 그의 미세 패턴 형성 방법
JP2007305976A (ja) 半導体素子の微細パターン形成方法
KR20080012055A (ko) 마스크 패턴 형성 방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101070302B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20080004211A (ko) 반도체 소자의 미세 패턴 형성방법
US7939451B2 (en) Method for fabricating a pattern
KR100720243B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
KR20090039201A (ko) 반도체 소자의 미세 패턴 형성방법
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
KR20020046040A (ko) 반도체소자의 미세패턴 제조방법
KR100827520B1 (ko) 반도체 소자의 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100550895B1 (ko) 반도체 제조 공정에 있어서의 미세 패턴 형성 방법
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR100379514B1 (ko) Ｘ-레이 마스크 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application