KR19980055933A - 반도체 소자의 콘택 홀 형성방법 - Google Patents
반도체 소자의 콘택 홀 형성방법 Download PDFInfo
- Publication number
- KR19980055933A KR19980055933A KR1019960075170A KR19960075170A KR19980055933A KR 19980055933 A KR19980055933 A KR 19980055933A KR 1019960075170 A KR1019960075170 A KR 1019960075170A KR 19960075170 A KR19960075170 A KR 19960075170A KR 19980055933 A KR19980055933 A KR 19980055933A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- semiconductor device
- forming
- chf
- critical dimension
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자가 고집적화 됨에 따라 콘택 홀 식각공정시 감광막 패턴 임계치수(DICD : Develop Inspection Critical Dimention)가 불균일하게 되어 발생하는 문제점을 해소하도록 반응로를 낮은 압력과 다량의 CHF3와 CO의 혼합가스 분위기에 콘택 홀에 카본 리치 폴리머(Carbon Rich Polymer)를 형성하므로써 패턴 임계치(FICD : Final Inspection Critical Dimention)를 균일하게 만들어 소자의 전기적 특성을 향상시키는 반도체 소자의 콘택 홀 형성방법이 개시된다.
Description
본 발명은 반도체 소자의 콘택 홀 형성방법에 관한 것으로, 특히 콘택 홀 식각공정시 감광막 패턴 임계치수(DICD : Develop Inspection Critical Dimention)의 불균일을 방지하여 결과적으로 패턴 임계치수(FICD : Final Inspection Critical Dimention)를 균일하게 형성되도록 하여 소자의 전기적 특성을 향상시킨 반도체 소자의 콘택 홀 형성방법에 관한 것이다.
일반적으로 반도체 소자에 있어서 전도체와 전도체 사이의 층간 접속을 위하여 콘택 홀(Contact Hole)을 형성하게 된다. 상기 콘택 홀 형성공정 순서는 대략 다음과 같다. 반도체 소자에 콘택 홀을 형성하기 위한 마스크공정을 실시한 후 식각공정으로 콘택 홀을 형성한 다음 감광막을 제거하고 세정공정을 실시하게 된다. 그러나 반도체 소자가 고집적화됨에 따라 콘택 홀의 크기 또한 적어지므로 감광막 패턴 임계치수의 균일성에 문제점이 발생한다. 그 결과 콘택 홀 형성 후에도 패턴 임계치수의 불균일하게 되므로 소자의 누설전류 및 콘택저항이 상승하여 반도체 소자의 전기적 특성이 저하시킨다.
따라서 본 발명은 반도체 소자의 콘택 홀 형성시 반응로를 낮은 압력과 다량의 CHF3와 CO의 혼합가스의 분위기에서 식각공정을 실시하므로 상기 문제점을 해결할 수 있는 반도체 소자의 콘택 홀 형성방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 소정의 공정을 거친 반도체 기판을 낮은 압력과 다량의 CHF3와 CO 혼합가스 분위기에서 식각공정을 실시하는 것을 특징으로 한다.
첨부도면은 본 발명에 따른 반도체 소자의 콘택 홀 형성방법을 설명하기 위한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘 기판2 : 접합영역
3 : 절연막4 : 감광막
5 : 감광막 패턴 임계치수6 : 패턴 임계치수
7A 및 7B : 카본 리치 폴리머
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 콘택 홀 형성방법을 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이 접합영역(2)이 형성된 실리콘기판(1)상에 절연막(3) 및 패턴된 감광막(4)을 형성한 다음 접합영역(2)이 노출되도록 식각공정을 실시하여 콘택 홀(A 및 B)을 형성한다. 이때 식각공정이 실시되는 반응로는 20 내지 40m의 낮은 압력과 다량의 CHF3와 CO의 혼합가스 분위기에서 실시하게 된다. 콘택 홀(A 및 B)형성시 상기와 같이 낮은 압력과 다량의 혼합가스의 분위기에서는 라디칼(Radical)의 레지던스 시간(Residence Time)을 감소시키는 동시에 감광막 패턴 계치수의 크기에 따른 콘택 홀(A 및 B) 내부의 압력 차이를 크게 유발시킨다. 특히, 충분한 에너지를 갖고 있는 이온(Ion)들이 라디칼에 에너지를 전하지 못하므로 방향성이 없게 되어 감광막 패턴 임계치수(5)가 작은 콘택 홀(B)보다 큰 콘택 홀(A)에 더 많이 증착된다.
그래서 상기 라디칼이 감광막(4)과 반응하여 콘택 홀(A 및 B) 양측면에 카본 리치 폴리머(Carbon Rich Polymer)(7A 및 7B)를 생성시키게 된다. 상기 카본 리치 폴리머(7A 및 7B)는 감광막 패턴 임계치수가 큰 콘택 홀(A)에 더 많이 증착되어 도면의 7A와 같은 형태가 되고, 감광막 임계치수가 작은 콘택 홀(B)에는 도면 7B와 같이 형태가 된다. 상기와 같이 7A 및 7B의 형태는 감광막 임계치수를 균일하게 하여 주어 결과적으로 패턴 치수를 균일하게 하여 준다.
상기 CHF3와 CO 혼합가스의 라디칼이 카본 리치 폴리머를 형성시키는 메카니즘(Mechanism)은 다음과 같다.
CHF3+ CO = COF, COF2, COF3+ HF + CFX
상술한 바와 같이 반도체 소자가 고집적화됨에 따라 콘택 홀 형성시 패턴 임계치수의 불균일을 해소하기 위하여 반응로를 낮은 압력과 다량의 CHF3와 CO 혼합가스 분위기로 형성하여 콘택 홀에 카본 리치 폴리머를 형성하므로써 패턴 임계치수를 균일하게 만든다. 그리하여 반도체 소자의 누설전류 및 콘택의 저항을 저하시켜 전기적 특성을 향상시키는 효과가 있다.
Claims (2)
- 소정의 공정을 거친 반도체 기판을 낮은 압력과 다량의 CHF3와 CO 혼합가스 분위기에서 식각공정을 실시하는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성방법.
- 제 1 항에 있어서,상기 압력은 20 내지 40mT인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075170A KR19980055933A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택 홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075170A KR19980055933A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택 홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980055933A true KR19980055933A (ko) | 1998-09-25 |
Family
ID=66396406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075170A KR19980055933A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택 홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980055933A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827520B1 (ko) | 2006-05-12 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20200080848A (ko) | 2018-12-27 | 2020-07-07 | 이재갑 | 스캔 기능을 갖는 스마트 도장 |
-
1996
- 1996-12-28 KR KR1019960075170A patent/KR19980055933A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827520B1 (ko) | 2006-05-12 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20200080848A (ko) | 2018-12-27 | 2020-07-07 | 이재갑 | 스캔 기능을 갖는 스마트 도장 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268920B1 (ko) | 반도체소자의제조방법 | |
| US7018931B2 (en) | Method of forming an isolation film in a semiconductor device | |
| KR19980055933A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| US6107173A (en) | Method of manufacturing semiconductor device | |
| KR100534172B1 (ko) | 반도체 소자의 게이트 스패이서 형성 방법_ | |
| KR100324933B1 (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100281276B1 (ko) | 미세콘택 형성방법 | |
| US7892723B2 (en) | Method for forming patterned photoresist layer | |
| KR0184055B1 (ko) | 반도체 소자의 콘택부 및 그의 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR20000066421A (ko) | 반도체 미세패턴 형성방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR0140730B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| KR20020074002A (ko) | 반도체 소자의 제조방법 | |
| KR100226216B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19980050430A (ko) | 산화막 건식식각 방법 | |
| KR19980052432A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR19980054355A (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20030049025A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR19990005809A (ko) | 반도체장치의 콘택 형성방법 | |
| KR19980036229A (ko) | 반도체 게이트 형성방법 | |
| KR20000020162A (ko) | 반도체장치 제조시 이물질 제거방법 | |
| KR19990057377A (ko) | 반도체소자의 자기정렬적인 콘택방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |