KR19980052432A - 반도체 장치의 콘택홀 형성 방법 - Google Patents

반도체 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR19980052432A
KR19980052432A KR1019960071420A KR19960071420A KR19980052432A KR 19980052432 A KR19980052432 A KR 19980052432A KR 1019960071420 A KR1019960071420 A KR 1019960071420A KR 19960071420 A KR19960071420 A KR 19960071420A KR 19980052432 A KR19980052432 A KR 19980052432A
Authority
KR
South Korea
Prior art keywords
gas
contact hole
etching
polymer
forming
Prior art date
Application number
KR1019960071420A
Other languages
English (en)
Inventor
김동석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960071420A priority Critical patent/KR19980052432A/ko
Publication of KR19980052432A publication Critical patent/KR19980052432A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 금속층간 콘택홀 형성을 위한 플라즈마 식각 공정에서는, 노출된 금속에 의해 폴리머가 발생되어 콘택홀 내부에 증착되게 되고, 이러한 폴리머는 콘택 저항을 증가시키는 요인으로 작용한다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
금속층간 콘택홀 형성을 위한 플라즈마 식각 공정을 진행한 다음, SF6/O2또는 CF4/O2가스의 플라즈마를 발생시켜 식각 단계에서 발생되는 폴리머를 제거하므로써, 콘택 저항을 감소시키고자 함.
4. 발명의 중요한 용도
고집적 반도체 장치 제조에 이용됨.

Description

반도체 장치의 콘택홀 형성 방법
본 발명은 일반적으로 반도체 장치 제조 방법에 관한 것으로서, 특히 다층 배선 구조의 반도체 장치의 금속층간 콘택홀을 형성하는 방법에 관한 것이다.
반도체 소자 제조 공정중 다층 금속 배선 구조에 있어서는 하부 금속층과 상부 금속층을 전기적으로 접속하기 위한 콘택홀(또는 비아 홀) 형성 공정이 요구된다. 이를 보다 구체적으로 살펴보면, 도 1에 도시된 바와 같이, 실리콘 기판(1) 위에 소정의 절연막(2)를 형성하고, 그 위에 하부 금속배선(3) 및 층간절연막(4)을 형성한 다음, 콘택홀을 형성하기 위한 소정의 포토레지스트 패턴(5)을 형성한다. 다음에는, 하부 금속 배선막(3)이 노출될 정도로 층간절연막(4)으로 사용된 산화막을 적정 수준으로 식각해서 콘택홀(6)을 형성하게 된다. 이때, 콘택홀 형성을 위한 식각시, 플루오르-카본(FLUORO-CARBON)계 가스, 예를 들어, CHF3/CF4, CHF3/Ar, C3F8/CO, C2F6/CO, C4F8/CHF3/Ar 등의 혼합 가스가 주로 사용되고 있는데, 이러한 가스와 식각 마스크로 사용된 포토레지스트의 반응으로 인해 콘택홀(6)의 측벽 및 내부에 노출된 하부 금속배선(3) 위에 CXFY류의 폴리머(7)가 증착되게 된다. 이러한 폴리머는 콘택홀 내부의 콘택 저항을 증가시키는 요인으로 작용한다는 문제점이 있었다.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 발명은, 다층 금속 배선 공정에서의 콘택홀 형성을 위한 플라즈마 식각 공정에서 콘택홀 내부의 하부 금속배선 위에 증착되는 폴리머를 동일 플라즈마 발생 챔버에서 효과적으로 제거할 수 있는 방법을 제공하는 것을 목적으로 한다.
도 1은 일반적인 반도체 장치 제조 공정중 콘택홀이 형성된 구조에 폴리머가 발생된 예를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판2 : 절연막
3 : 하부 금속배선4 : 층간절연막
5 : 포토레지스트6 : 콘택홀
7 : 폴리머
본 발명의 한 실시예에 따른 콘택홀 형성 방법은, 반도체 기판상에 소정의 도전층 및 층간절연막이 형성된 구조상에 콘택홀 형성을 위한 포토레지스트 패턴을 식각하는 단계; 플루오르-카본계 가스의 플라즈마를 발생시켜 상기 층간 절연막을 식각하는 단계; CF4가스와 O2가스가 소정의 비율로 혼합된 가스의 플라즈마를 발생시켜 상기 식각 단계에서 발생되는 폴리머를 제거하는 단계; 및 잔류 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 콘택홀 형성 방법은, 반도체 기판상에 소정의 도전층 및 층간절연막이 형성된 구조상에 콘택홀 형성을 위한 포토레지스트 패턴을 식각하는 단계; 플루오르-카본계 가스의 플라즈마를 발생시켜 상기 층간 절연막을 식각하는 단계; SF6가스와 O2가스가 소정의 비율로 혼합된 가스의 플라즈마를 발생시켜 상기 식각 단계에서 발생되는 폴리머를 제거하는 단계; 및 잔류 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.
이제, 본 발명은 첨부 도면을 참조하여 양호한 실시예에 대해 상세하게 설명되게 된다. 먼저, 도 1을 참조하여 전술된 종래의 공정과 동일하게 실리콘 기판(1) 위에 소정의 절연막(2)를 형성하고, 그 위에 하부 금속배선(3) 및 층간절연막(4)을 형성한 다음, 콘택홀을 형성하기 위한 소정의 포토레지스트 패턴(5)을 형성한다. 다음에는, 하부 금속 배선막(3)이 노출될 정도로 층간절연막(4)으로 사용된 산화막을 적정 수준으로 식각해서 콘택홀(6)을 형성하게 된다. 이때, 플루오르-카본계(FLUORO-CARBON) 가스, 예를 들어, CHF3/CF4, CHF3/Ar, C3F8/CO, C2F6/CO, C4F8/CHF3/Ar 등의 혼합 가스를 약 50 Sccm 내지 200 Sccm 정도 유입시켜 식각 공정을 진행하게 된다. 다음에는 플라즈마 산화막 식각시 발생한 CXFY류의 폴리머를 제거하기 위해, 동일 플라즈마 발생 챔버에서 CF4/O2, 또는 SF6/O2가스를 약 60 Sccm 내지 250 Sccm 정도 유입시키면서, 챔버의 압력을 약 50 mT 내지 1.5 T 정도로 하여 플라즈마를 발생한다. 이때, SF6와 O2의 혼합 비율은 약 6-25 : 1 정도로 하는 것이 바람직하다. 그러면, 콘택홀 내부의 CXFY류의 폴리머는 CXFY+ CF4/O2--- CO, CO2, COF 등의 형태로 반응해서 쉽게 제거된다. 이렇게 하므로써 콘택 저항을 증가시키는 요인으로 작용하는 폴리머를 간단한 공정으로 제거할 수 있게 된다.
비록 본 발명이 특정 실시예에 관해 설명 및 도시 되었지만, 이것은 본 발명을 제한하고자 의도된 것은 아니며, 이 기술에 숙련된 사람은 본 발명의 정신 및 범위내에서 여러 가지 변형 및 수정이 가능하다는 것을 알 수 있을 것이다.
반도체 장치 제조시 전술한 바와 같은 본 발명을 적용함으로써, 콘택홀 내부의 폴리머를 효과적으로 제거할 수 있으며, 결과적으로 하부 금속배선과 상부 금속배선간의 콘택 저항이 증가하는 현상을 방지할 수 있으므로 소자의 특성 개선 및 제조 수율 향상을 기대할 수 있는 효과가 있다.

Claims (10)

  1. 반도체 기판상에 소정의 도전층 및 층간절연막이 형성된 구조상에 콘택홀 형성을 위한 포토레지스트 패턴을 식각하는 단계;
    플루오르-카본계 가스의 플라즈마를 발생시켜 상기 층간 절연막을 식각하는 단계;
    CF4가스와 O2가스가 소정의 비율로 혼합된 가스의 플라즈마를 발생시켜 상기 식각 단계에서 발생되는 폴리머를 제거하는 단계; 및
    잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 반도체 장치의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막 식각시 플루오르-카본계 가스의 주입량은 약 50 Sccm 내지 200 Sccm 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 폴리머 제거 단계에서 CF4가스와 O2가스의 혼합 비율은 약 6-25 : 1 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리머 제거 단계에서 혼합 가스의 주입량은 약 60 Sccm 내지 250 Sccm 이고, 챔버의 압력은 약 50 mT 내지 1.5 T 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 층간절연막 식각 단계와 상기 폴리머 제거 단계는 동일한 챔버에서 수행되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  6. 반도체 기판상에 소정의 도전층 및 층간절연막이 형성된 구조상에 콘택홀 형성을 위한 포토레지스트 패턴을 식각하는 단계;
    플루오르-카본계 가스의 플라즈마를 발생시켜 상기 층간 절연막을 식각하는 단계;
    SF6가스와 O2가스가 소정의 비율로 혼합된 가스의 플라즈마를 발생시켜 상기 식각 단계에서 발생되는 폴리머를 제거하는 단계; 및
    잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 반도체 장치의 콘택홀 형성 방법.
  7. 제 6 항에 있어서,
    상기 층간 절연막 식각시 플루오르-카본계 가스의 주입량은 약 50 Sccm 내지 200 Sccm 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  8. 제 6 항에 있어서,
    상기 폴리머 제거 단계에서 SF6가스와 O2가스의 혼합 비율은 약 6-25 : 1 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 폴리머 제거 단계에서 혼합 가스의 주입량은 약 60 Sccm 내지 250 Sccm 이고, 챔버의 압력은 약 50 mT 내지 1.5 T 인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  10. 제 6 항에 있어서,
    상기 층간절연막 식각 단계와 상기 폴리머 제거 단계는 동일한 챔버에서 수행되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
KR1019960071420A 1996-12-24 1996-12-24 반도체 장치의 콘택홀 형성 방법 KR19980052432A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960071420A KR19980052432A (ko) 1996-12-24 1996-12-24 반도체 장치의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071420A KR19980052432A (ko) 1996-12-24 1996-12-24 반도체 장치의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR19980052432A true KR19980052432A (ko) 1998-09-25

Family

ID=66383782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071420A KR19980052432A (ko) 1996-12-24 1996-12-24 반도체 장치의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR19980052432A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564415B1 (ko) * 1998-10-29 2006-06-21 주식회사 하이닉스반도체 반도체소자의 콘택홀형성방법
KR100606532B1 (ko) * 2003-08-02 2006-07-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564415B1 (ko) * 1998-10-29 2006-06-21 주식회사 하이닉스반도체 반도체소자의 콘택홀형성방법
KR100606532B1 (ko) * 2003-08-02 2006-07-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
CN1405849A (zh) 应用于约束等离子体反应室的半导体双镶嵌蚀刻制作过程
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US5198298A (en) Etch stop layer using polymers
US20030003717A1 (en) Method for forming a dual damascene line
KR19980052432A (ko) 반도체 장치의 콘택홀 형성 방법
JP2001085389A (ja) 半導体装置のドライエッチング方法
JP2006032721A (ja) 半導体装置の製造方法
JPH1167909A (ja) 半導体装置の製造方法
KR100333698B1 (ko) 다층 배선의 형성 방법
KR100197531B1 (ko) 금속 배선막 형성을 위한 감광막 제거방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2001332510A (ja) 半導体装置およびその製造方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
JPH05217965A (ja) 半導体装置の製造方法
KR101077021B1 (ko) 반도체 소자의 금속배선 형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
KR100351445B1 (ko) 유기물질을 이용한 콘택홀 형성방법
KR19990003924A (ko) 콘택홀 형성을 위한 반도체 장치 제조 방법
KR20010038766A (ko) 반도체 소자의 콘택홀 형성방법
KR19980025508A (ko) 반도체 소자의 콘택홀 형성 방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100460719B1 (ko) 금속 절연체 금속 캐패시터 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination