KR20010038766A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20010038766A
KR20010038766A KR1019990046881A KR19990046881A KR20010038766A KR 20010038766 A KR20010038766 A KR 20010038766A KR 1019990046881 A KR1019990046881 A KR 1019990046881A KR 19990046881 A KR19990046881 A KR 19990046881A KR 20010038766 A KR20010038766 A KR 20010038766A
Authority
KR
South Korea
Prior art keywords
polymer
forming
gas
interlayer insulating
contact hole
Prior art date
Application number
KR1019990046881A
Other languages
English (en)
Inventor
박주용
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990046881A priority Critical patent/KR20010038766A/ko
Publication of KR20010038766A publication Critical patent/KR20010038766A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각공정에서 포토 레지스트 패턴이 견디지 못해 그 하부의 층간 절연막이 식각되는 현상을 개선하기 위한 반도체 소자의 콘택홀 형성방법을 개시한다.
개시된 발명은, 도전층을 구비한 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 층간 절연막의 소정부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계와, 상기 층간 절연막과 포토 레지스트 패턴 표면에 폴리머를 형성시키는 단계와, 상기 폴리머가 형성된 층간절연막을 상기 도전층이 노출되도록 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법{Method for forming contact hole in semiconductor device}
본 발명은 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 콘택홀 형성시 포토 레지스트 패턴의 손상을 방지키 위해 포토 레지스트 표면에 플라즈마 가스를 이용하여 폴리머를 형성시킨 후 선택적으로 층간 절연막 표면만을 식각시키는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
종래에는 도 1에 도시된 바와 같이, 도전층을 구비한 반도체 기판(10)의 상부에 층간 절연막(11)을 형성한다.이어서 층간 절연막(11)의 상부에 층간 절연막(11)의 소정부분에 콘택홀을 형성하기 위한 포토 레지스트 패턴(12)으로 형성하고 CF4, CHF3, CH2F2, C2F6, C3F8등의 가스를 사용하여 층간 절연막을 식각함으로써 반도체 소자의 콘택홀을 형성하였다.
이 때 콘택홀은 비교적 좁은 직경을 요하므로, 층간 절연막의 식각은 비등방성 식각으로 진행됨이 바람직하고, 이와 같이 좁은 직경의 콘택홀을 형성하기 위해서는 높은 플라즈마 밀도가 요구된다.
그러나, 상기한 종래의 반도체 소자의 콘택홀 형성방법은 다음과 같은 문제점을 갖는다.
먼저, 상기와 같은 좁은 직경을 갖는 콘택홀을 형성할 때, 고밀도 플라즈마가스가 요구되므로 플라즈마 가스로 고전력 재료를 사용한다. 이와 같이 고전력 소재의 플라즈마 가스로 층간 절연막(11)을 식각하면 높은 열이 발생하여 열에 약한 마스크의 손실이 폴리실리콘이나 금속의 식각보다 빨리 진행되었다.
또한, 반도체 소자의 집적도가 증가함에 따라, 배선간을 연결하는 콘택홀의 사이즈는 감소되고, 그 깊이는 깊어져 식각시간이 증가하는 것에 비해 마스크의 높이가 높을수록 형상전이(pattern transfer)는 어려워진다. 따라서 마스크의 높이는 점점 낮아지므로 식각공정시 마스크와 그 하부의 층간 절연막이 손상되는 문제점이 발생있었다.
도 2에 도시된 바와 같이, 도전층을 구비한 반도체 기판상부의 층간 절연막(11) 상에 층간 절연막의 소정부분을 노출시키는 포토 레지스트 패턴을 형성하고 식각가스를 주입하면 열에 약한 포토 레지스트 패턴이 손상되어 원하는 사이즈의 콘택홀이 형성되지 못하고 상기 손상된 포토 레지스트 패턴 하부의 층간 절연막도 함께 식각되어 부정확한 사이즈의 콘택홀이 형성되었다.
더욱이 64M, 128M, 256M, 1G등으로 집적도가 높아질수록 포토 레지스트 패턴의 손상은 증가되므로 포토 레지스트 패턴 하부의 식각되지 않아야 할 층간 절연막(11)의 식각에 의해 반도체 소자의 기능에 문제점이 발생된다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 포토 레지스트 패턴을 보호하기 위해 플라즈마인 CHxFy가스를 사용하여 폴리머를 형성시킨 후, CxFy+ O2가스 또는 CxFy+ CO 가스를 사용하여 포토 레지스트 패턴의 손상을 방지하므로써 정확한 크기의 콘택홀을 형성할 수 있도록 한 반도체 소자의 콘택홀 형성방법을 제공하는 것을 목적으로 한다.
도 1 및 도 2 는 종래의 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10 : 반도체 기판 11 : 층간 절연막
12 : 포토 레지스트 패턴 13 : 폴리머
상기한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 도전층을 구비한 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 층간절연막의 소정부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계와, 상기 층간 절연막과 포토 레지스트 패턴 표면에 폴리머를 형성시키는 단계와, 상기 폴리머가 형성된 층간절연막을 상기 도전층이 노출되도록 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 폴리머를 형성시키는 단계는 CHxFy플라즈마 가스를 사용하는 것을 특징으로 한다.
상기 층간절연막을 식각하여 콘택홀을 형성하는 단계는 CxFy+ O2가스 또는 CxFy+ CO 가스를 사용하여 층간 절연막 표면의 폴리머를 선택적으로 제거하고 다음 공정인 식각공정을 진행시키는 것을 특징으로 한다.
본 발명에 의하면, 포토 레지스트 패턴 표면에 플라즈마 가스에 의해 폴리머가 형성되고, 상기 도전층이 노출되도록 식각하는 층간 절연막의 식각시 상기 폴리머가 포토 레지스트 패턴을 보호하고, 포토 레지스트 하부의 층간 절연막은 손상되지 않도록 하므로 정확하게 원하는 사이즈의 콘택홀을 형성시킬 수 있다.
이에 따라, 반도체 소자의 기능을 정상적으로 유지시킬 수 있으며, 고집적화 되어 가는 반도체 소자의 공정시 발생되는 문제점을 해결할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 3a는 본 발명에 의한, 도전층(도면상에는 표시되지 않음)을 구비한 반도체 기판상의 층간절연막을 형성한 후, 포토 레지스트 패턴을 형성시키고 표면에 플라즈마 가스를 노출시키는 공정을 나타내는 단면도이다. 층간 절연막(11)위에 포토 레지스트 패턴(12)을 형성시킨 후 플라즈마 가스인 CHxFy에 노출시킨다.
도 3b는 노출된 가스에 의해 포토 레지스트 패턴(12)과 층간 절연막(11) 표면에 폴리머(13)가 형성된 상태를 보인 단면도이다. 포토 레지스트 패턴(12)은 노출된 플라즈마 가스와 결합하여 CaHb중합체, CxFy등을 형성하고 표면에는 폴리머(13a)가 형성된다. 층간 절연막(11)도 플라즈마 가스와 결합하여 SiC 등을 형성하고 표면에는 폴리머(13b)가 형성된다.
도 3c는 층간 절연막(11) 표면의 폴리머(13b)가 CxFy+ O2가스 또는 CxFy+ CO 가스에 의해 선택적으로 제거되고 도전층이 노출될 때까지 그 하부의 층간 절연막(11)을 식각하여 반도체 기판상에 콘택홀을 형성시키는 단면도이다. 식각 공정을 위해 CxFy+ O2가스 또는 CxFy+ CO 가스를 주입하면, 포토 레지스트 패턴(12) 표면의 탄소중합체는 반응하지 않고, 층간 절연막(11) 표면의 폴리머(13b)만 선택적으로 반응하여 가스 상태가 된다. 층간 절연막 표면의 폴리머(13b)와 주입된 가스와의 반응식은 다음과 같다.
SiO2+ SiC + CxFy+ O2또는 CO → SiF4↑ + CO ↑ + H2O ↑
따라서 본 발명의 효과적인 식각 가스는 SiC나 SiO2와의 반응성이 포토 레지스트 패턴 표면의 탄소 중합체와의 반응성보다 월등하여야 한다.
도 3d는 층간 절연막 표면의 폴리머(13b)가 선택적으로 반응한 후, 포토 레지스트 패턴이 입혀지지 않은 하부의 층간 절연막(11)이 정확한 사이즈의 콘택홀로 용이하게 식각된 단면도이다.
본 실시예에 의하면 플라즈마 가스에 의한 포토 레지스트 패턴 표면의 폴리머가 식각공정시 열에 약한 포토 레지스트 패턴을 보호하여 정확한 사이즈의 콘택홀을 형성시키므로써 고집적화에 따르는 반도체 소자 공정상의 문제점을 해결할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 폴리머로 포토 레지스트 패턴을 보호함으로써 포토 레지스트 패턴 하부의 층간 절연막의 식각을 막을 수 있다.
반도체 소자의 공정에서는 고집적화에 따라 콘택홀의 사이즈가 작아지고 그 깊이는 깊어져 식각시간이 증가되는 반면, 마스크의 높이가 높을 수록 형상전이(pattern transfer)가 어려워지므로 마스크의 높이는 낮아진다. 따라서 본 발명의 효과는 이로 인해 발생되는 마스크 표면의 손상과 손상된 마스크 하부부분의 층간 절연막의 손실에 의한 반도체 공정상의 문제점을 해소한다는 데 있다.
또한, 상기 기술을 적용하므로써 마스크 높이를 낮출 수 있어 제조원가를 절감할 수 있으며 형상전사(pattern transfer) 능력을 높여 수율을 극대화시킴으로써 단위원가를 낮출 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 도전층을 구비한 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막상에 층간절연막의 소정부분을 노출시키는 포토 레지스트 패턴을 형성하는 단계;
    상기 층간 절연막과 포토 레지스트 패턴 표면에 폴리머를 형성시키는 단계;
    상기 폴리머가 형성된 층간 절연막을 상기 도전층이 노출되도록 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 폴리머를 형성시키는 단계는 플라즈마 가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법
  3. 제 1 항 또는 제 2 항에 있어서, 상기 폴리머를 형성시키는 단계는 CHxFy가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법
  4. 제 1 항 또는 제 2 항에 있어서, 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계는 CxFy+ O2가스 또는 CxFy+ CO 가스를 사용하여 층간 절연막 표면의 폴리머를 선택적으로 제거하고 식각공정을 진행시키는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제 3 항에 있어서, 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계는 CxFy+ O2가스 또는 CxFy+ CO 가스를 사용하여 층간 절연막 표면의 폴리머를 선택적으로 제거하고 식각공정을 진행시키는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019990046881A 1999-10-27 1999-10-27 반도체 소자의 콘택홀 형성방법 KR20010038766A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046881A KR20010038766A (ko) 1999-10-27 1999-10-27 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046881A KR20010038766A (ko) 1999-10-27 1999-10-27 반도체 소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20010038766A true KR20010038766A (ko) 2001-05-15

Family

ID=19617170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046881A KR20010038766A (ko) 1999-10-27 1999-10-27 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20010038766A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621562B1 (ko) * 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
KR100928098B1 (ko) * 2002-12-24 2009-11-24 동부일렉트로닉스 주식회사 산화막을 이용한 메탈라인 형성방법
WO2014182592A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928098B1 (ko) * 2002-12-24 2009-11-24 동부일렉트로닉스 주식회사 산화막을 이용한 메탈라인 형성방법
KR100621562B1 (ko) * 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
WO2014182592A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
TWI641041B (zh) * 2013-05-09 2018-11-11 應用材料股份有限公司 蝕刻基板之方法

Similar Documents

Publication Publication Date Title
US7425512B2 (en) Method for etching a substrate and a device formed using the method
KR20010038766A (ko) 반도체 소자의 콘택홀 형성방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR20000031235A (ko) 반도체소자의 패턴 형성방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR100276562B1 (ko) 반도체소자의콘택홀형성방법
KR100249384B1 (ko) 접촉홀 형성방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100281270B1 (ko) 반도체소자의 콘택 제조방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20010058545A (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR19990058936A (ko) 반도체 소자의 콘택홀 및 그 형성방법
KR19980054459A (ko) 반도체 소자의 금속 패턴 형성방법
KR19980025508A (ko) 반도체 소자의 콘택홀 형성 방법
KR100459683B1 (ko) 반도체장치의폴리실리콘패턴형성방법
KR20000066421A (ko) 반도체 미세패턴 형성방법
KR19980052432A (ko) 반도체 장치의 콘택홀 형성 방법
KR20040077051A (ko) 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination