KR100621562B1 - Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법 - Google Patents

Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법 Download PDF

Info

Publication number
KR100621562B1
KR100621562B1 KR1020040060275A KR20040060275A KR100621562B1 KR 100621562 B1 KR100621562 B1 KR 100621562B1 KR 1020040060275 A KR1020040060275 A KR 1020040060275A KR 20040060275 A KR20040060275 A KR 20040060275A KR 100621562 B1 KR100621562 B1 KR 100621562B1
Authority
KR
South Korea
Prior art keywords
polymer
photoresist pattern
gas
etching
reactor
Prior art date
Application number
KR1020040060275A
Other languages
English (en)
Other versions
KR20060011430A (ko
Inventor
박완재
장호선
오영묵
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040060275A priority Critical patent/KR100621562B1/ko
Priority to JP2005210438A priority patent/JP2006049885A/ja
Priority to US11/193,199 priority patent/US20060024971A1/en
Publication of KR20060011430A publication Critical patent/KR20060011430A/ko
Application granted granted Critical
Publication of KR100621562B1 publication Critical patent/KR100621562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Abstract

포토레지스트 패턴 상에 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법이 제공된다. 건식 식각 방법은 포토레지스트 패턴 하부에 CO 가스와 폴리머 반응을 일으키지 않는 피식각 막질이 형성된 반도체 기판을 반응기 내에 재치시키는 단계, 반응기 내로 CO 가스만을 유입하여 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성하는 단계 및 포토레지스트 패턴 및 폴리머층을 마스크로 하여 피식각 막질을 식각하는 단계를 포함한다.
건식 식각, 선택적 폴리머층, 포토레지스트, CO 가스

Description

ＣＯ 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법{Method of dry etching using selective polymer mask formed by CO gas}
도 1a 내지 도 1c는 종래의 건식 식각 방법에 의해 절연막을 식각하는 과정을 도시한 단면도들이다.
도 2는 본 발명의 제 1 실시예에 따른 건식 식각 방법에 대한 흐름도이다.
도 3은 본 발명의 제 1 실시예의 건식 식각 방법의 제 1 단계에서의 반도체 기판의 단면도이다.
도 4a 및 도 4b는 본 발명의 건식 식각에 사용되는 반응기의 개략도이다.
도 5는 본 발명의 제 1 실시예의 건식 식각 방법의 제 2 단계에서 형성된 폴리머층을 나타내는 SEM(Scanning Electron Microscope) 사진이다.
도 6 및 도 7은 본 발명의 제 1 실시예의 건식 식각 방법의 제 2 단계 및 제 3 단계에서의 반도체 기판의 단면도이다.
도 8은 피식각 막질을 식각하기 이전에 선택적 폴리머층 형성 단계를 포함하는 경우의 피식각 막질과 포토레지스트 패턴의 선택비의 개선과 관련된 그래프이다.
도 9은 본 발명의 제 2 실시예에 따른 건식 식각 방법에 대한 흐름도이다.
도 10 내지 도 12는 본 발명의 제 2 실시예의 건식 식각 방법에 따른 반도체 기판의 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
30: 반도체 기판 31: 피식각 막질
32: 포토레지스트 패턴 32': 포토레지스트 패턴
40: 반응기 41: 지지대
42: 가스 주입구 43: 배기구
44: 펌프 45: 소스 전원
46: 바이어스 전원 47: 하이 프리퀀시 전원
48: 로우 프리퀀시 전원 61: 폴리머층
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 포토레지스트 패턴 상에 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법에 관한 것이다.
반도체 장치의 제조 공정이 복잡해지고 집적도가 증가함에 따라서 기판 상에 형성되는 개별 반도체 소자들이 더욱 미세한 패턴으로 형성되어야 한다. 포토리소그래피 공정에 있어서도 이러한 미세 패턴을 형성하는데 적합한 새로운 포토레지스트의 개발이 필수적 과제가 되고 있다.
반도체 장치의 집적도가 증가할수록 일반적인 포토리소그래피 공정으로 미세 한 패턴을 형성하기는 것이 점점 더 어려워지는데, 이는 반도체 소자의 집적도가 증가할수록 형성하고자 하는 패턴의 선폭이 노광 한계 해상도보다 작아질 뿐 아니라 포토리소그래피 공정 시 원하는 프로파일을 갖는 포토레지스트 패턴을 형성하기가 더욱 어려워지기 때문이다.
미세한 패턴을 형성하기 위한 한 방법으로서, 포토레지스트 패턴의 형성 시 해상도를 향상시키기 위하여 더 짧은 파장을 가지는 노광빔을 사용하는 방법이 알려져 있다.
예를 들면, 0.25㎛ 디자인 룰의 256M 비트 DRAM (Dynamic Random Access Memory)의 제조 시에 노광용 광원으로서 기존의 365㎛ 파장의 아이-라인(i-line) 대신 248㎛ 파장의 KrF 엑시머 레이저를 사용하는 방법이 제안되었다.
또한, 고도의 미세 패터닝 기술을 필요로 하는 0.2㎛ 디자인 룰의 1G 비트 DRAM의 제작 시에는 KrF 엑시머 레이저에서보다 더 짧은 파장의 광원을 사용해야 한다. 이러한 목적을 위하여 193nm의 파장을 가지는 ArF 엑시머 레이저가 노광용 광원으로 사용된다.
그런데, 이러한 초미세 패턴의 가공을 위한 매우 짧은 파장 영역의 원자외선(deep UV), KrF 또는 ArF 엑시머레이저광은 노광시 포토레지스트막에 많이 흡수되기 때문에, 포토레지스트막이 두껍게 형성되는 경우 빛이 포토레지스트막의 저부까지 도달하기 어렵게 된다.
따라서, 예를 들어 높은 해상도의 패터닝을 위해 193nm(=0.193㎛) 단파장의 ArF 엑시머레이저광을 노광용 광원으로 이용하는 경우에, 빔 흡수를 고려할 때 포 토레지스트막의 두께는 1930Å(=0.193㎛) 이하로 얇게 형성해야 한다.
그러나, 이러한 얇게 형성된 포토레지스트 패턴은 하부의 피식각 막질 식각시 식각에 대한 내성이 약하여 식각마스크로서의 역할에 한계가 있고 따라서 피식각 막질의 식각 깊이에 한계가 있게 된다.
도 1a 내지 도 1c는 종래의 ArF 포토리소그래피에 의해 절연막을 식각하는 경우 포토레지스트 패턴의 식각 내성 부족에 따른 불량현상을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 층간절연막으로서 피식각 막질(11)을 형성한다. 해상도를 극대화시키기 위하여 포토레지스트 패턴(12)의 두께를 얇게 형성한다. 이 경우 식각하고자 하는 피식각 막질이 두꺼운 경우에는 필요한 깊이만큼 피식각 막질(11)을 충분히 식각하기에는 식각마스크로 사용되는 포토레지스트 패턴(12)의 두께가 부족하다.
도 1b에 도시된 바와 같이, 일반적인 피식각 막질의 이방성 식각조건에 의한 하부의 피식각 막질(11) 식각시, 포토레지스트 패턴(12')의 두께도 감소한다.
도 1c를 참조하면, 이 상태에서 두꺼운 피식각 막질(11)을 원하는 깊이로 식각하기 위하여 이를 계속 진행하는 경우, 식각되는 피식각 막질(11)의 상단 주변의 포토레지스트가 소모되게 되어 더 이상 식각마스크로서 작용할 수 없게 되어 식각되는 피식각 막질(11)의 프로파일이 불량해지게 된다.
본 발명이 이루고자 하는 기술적 과제는 두께가 얇은 포토레지스트 패턴을 식각마스크로 사용할 수 있도록 함으로써 높은 해상도 및 양호한 식각 프로파일을 획득할 수 있는 건식 식각 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 건식 식각 방법은 포토레지스트 패턴 하부에 CO 가스와 폴리머 반응을 일으키지 않는 피식각 막질이 형성된 반도체 기판을 반응기 내에 재치시키는 단계, 상기 반응기 내로 상기 CO 가스만을 유입하여 상기 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성하는 단계 및 상기 포토레지스트 패턴 및 상기 폴리머층을 마스크로 하여 상기 피식각 막질을 식각하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 건식 식각 방법은 포토레지스트 패턴 하부에 CO 가스와 폴리머 반응을 일으키지 않는 피식각 막질이 형성된 반도체 기판을 반응기 내에 재치시키는 단계, 상기 포토레지스트 패턴을 마스크로 하여 상기 피식각 막질을 소정 시간 동안 식각하는 단계, 상기 반응기 내로 상기 CO 가스만을 유입하여 상기 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성하는 단계 및 상기 포토레지스트 패턴 및 상기 폴리머층을 마스크로 하여 상기 피식각 막질을 식각하는 단계를 포함한다.
상기 폴리머의 증착은 식각보다는 폴리머의 증착이 우세한 범위의 전력을 인 가함으로써 이루어지게 되며, 폴리머가 피식각 막질의 상부보다는 포토레지스트 패턴 상부에만 두껍게 형성되어, 이후 건식 식각 과정에서 폴리머층이 식각마스크로서 기능하게 된다.
상기 폴리머의 증착시, 포토레지스트 패턴의 상부에 쌓이는 폴리머층의 두께 및 피식각 막질의 상부에 형성되는 폴리머층의 두께는, 응용에 따라 공정조건 예컨대, 반응기 내부압력 및 반응기 내부에 인가되는 전력 등을 증가시키거나 감소시킴으로써 적절히 조절할 수 있다.
상기 포토레지스트 패턴 상부에 선택적으로 폴리머층을 형성하는 단계와 그 후의 건식 식각 단계를 1회 이상 반복하여 수행함으로써, 두꺼운 피식각 막질에 대해서도 양호한 프로파일을 갖도록 식각할 수 있다.
특히, 두꺼운 피식각 막질을 식각하는 경우 상기 폴리머 증착시 형성되는 폴리머층의 포토레지스트 패턴 상부에서의 두께는 피식각 막질에서 형성되는 폴리머층의 두께에 비해 충분히 크도록, 즉 양 두께 간의 차이가 크도록 공정조건 예컨대, 반응기 내부압력, 반응기 내부에 인가되는 전력 등을 조절하는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시예들에 따른 건식 식각 방법에 대하여 도 2 내지 도 12를 참조함으로써 잘 이해될 수 있을 것이다.
우선 본 발명의 제 1 실시예에 따른 건식 식각 방법은 다음과 같다. 도 2는 본 발명의 제 1 실시예에 따른 건식 식각 방법에 대한 흐름도이다.
도 2를 참조하면, 피식각 막질 상에 포토레지스트 패턴이 형성된 반도체 기판을 반응기 내에 재치시킨다(S11).
도 3을 참조하면, 반도체 기판(30) 상에 예를 들면 화학기상증착법에 의하여 피식각 막질(31)이 형성되어 있는데, 이 피식각 막질은 포토레지스트, BARC, 유기 SOG 등의 유기물질을 제외한 건식 식각이 가능한 모든 막질이 가능하다. 그 이유는 유기물질을 포함하지 않는 막질이어야 후술하는 CO 가스와의 반응에 의해 폴리머층이 형성되지 않기 때문이다.
이어서 상기 피식각 막질(31)의 전면에 포토레지스트를 도포한다. 해상도를 극대화시키기 위하여 포토레지스트의 두께를 약 0.5∼1.2㎛ 정도, 예를 들면 0.7㎛로 얇게 형성하는 것도 가능하다.
이러한 포토레지스트를 패터닝 하기 위하여, 광원으로서 i-line, KrF, ArF 엑시머 레이저 광원 등을 사용할 수 있으며, 특히 포토레지스트의 두께가 얇게 형 성된 경우에는 높은 해상도를 위하여 ArF 엑시머 레이저 광원을 이용하여 노광하고 현상시켜 포토레지스트 패턴을 형성하는 것이 바람직하다.
포토레지스트 패턴(32)이 형성된 반도체 기판(W)은 건식 식각을 위하여, 도 4a 또는 도 4b에 도시된 바와 같은 반응기(40) 내로 도입된다. 상기 반응기(40)는 도 4a에 도시되어 있는 바와 같은 소스/바이어스 파워 시스템 또는 도 4b에 도시되어 있는 바와 같은 듀얼 프리퀀시 파워 시스템을 이용할 수 있으나, 이에 한정되는 것은 아니다.
도 4a를 참조하면, 소스/바이어스 파워 시스템을 이용하는 반응기(40)는 그 내부에 식각대상이 되는 반도체 기판(W)이 놓이는 지지대(41)가 구비된다. 이 지지대(41)에는 기판 온도를 조절하기 위한 히터 또는 냉각수단(미도시)이 구비된다. 또한, 반응기(40)에는 플라즈마 가스나 식각가스를 공급하기 위한 가스 주입구(42)와 가스를 배기하고 내부압력을 조절하기 위한 배기구(43) 및 펌프(44)가 구비된다. 반응기(40)의 상부에는 플라즈마를 발생시키기 위해 전력을 공급하는 소스 전원(45)이 접속되고, 지지대(41)에는 반도체 기판(W)에 전력을 공급하는 바이어스 전원(46)이 접속된다.
소스 전원(45)은 전력 공급에 의해 식각 가스를 플라즈마화하는 역할을 하게 되고, 바이어스 전원(46)은 전력 공급에 의해 플라즈마화 된 식각 가스를 반도체 기판(W)에 충돌시키는 전위차 형성의 역할을 하게 된다.
또한, 도 4b를 참조하면 듀얼 프리퀀시 파워 시스템을 이용하는 반응기(40)는 도 4a의 소스/바이어스 파워 시스템을 이용하는 반응기(40)와 비교하여 상기 소 스/바이어스 파워 시스템의 경우 소스 전원 및 바이어스 전원을 포함하는 것에 대하여, 식각대상이 되는 반도체 기판(W)이 놓이는 지지대(41)의 하부에 하이 프리퀀시 전원(47) 및 로우 프리퀀시 전원(48)이 접속된다는 점을 제외하고는 동일한 구성을 포함한다.
본 발명의 제 1 실시예에 따른 첫 번째 단계로서, 상기한 바와 같은 반응기(40) 내부의 지지대(41)로 피식각 막질 및 포토레지스트 패턴이 구비된 반도체 기판(W)을 재치시키게 된다.
이어서, 상기 반응기 내로 CO 가스를 유입하여 상기 포토레지스트 패턴 상부에 폴리머층을 형성한다(S12).
도 4a 및 도 4b를 참조하면, 가스 주입구(42)를 통해 반응기(40) 내부로 CO 가스를 유입하게 된다. 상기 반응기(40) 내로 유입된 CO 가스는 반응기(40)의 소스 전원(45) 또는 하이 프리퀀시 전원(47)의 전력 인가만을 통해 또는 동시에 바이어스 전원(46) 또는 로우 프리퀀시 전원(48) 전력을 상기 소스 전원(45) 또는 하이 프리퀀시 전원(47)에 인가되는 전력보다 상대적으로 약하게 인가함으로써 여기상태(CO*)가 된다. 이때 상기 반응기 내부에 인가되는 평균전력은 후술하게 되는 식각 단계에서의 평균전력보다 낮은 범위로 설정되어 인가되어야 하고 이 경우 CO*가 피식각 막질에 거의 충돌하지 않게 된다. 소스/바이어스 파워 시스템을 이용하는 경우에 소스 전원(45) 및 바이어스 전원(46)은 각각 500 내지 1500W 및 0 내지 500W를 인가하는 것이 바람직하고, 듀얼 프리퀀시 파워 시스템을 이용하는 경우에는 하 이 프리퀀시 전원(47) 및 로우 프리퀀시 전원(48)은 각각 200내지 500W 및 0 내지 100W를 인가하는 것이 바람직하지만 이에 한정되는 것은 아니다.
CO* 가스는 피식각 막질 및 포토레지스트 패턴이 구비된 반도체 기판(W)에서 CxHyOz 성분으로 이루어진 포토레지스트 패턴(32, 도 3 참조)의 상부에 폴리머 형태로서 선택적으로 증착된다. 도 5에는 포토레지스트 상부에 형성된 폴리머층을 버티칼 SEM(Vertical SEM)으로 모니터링한 결과를 나타냈다. 도 5에서 알 수 있는 바와 같이 포토레지스트 패턴(32, 도 3 참조)의 상부에 폴리머층이 형성되어 있는 것을 볼 수 있다.
도 6에 도시되어 있는 바와 같이, 이러한 선택적인 폴리머층(61)의 형성을 위해서는 소스 전원(45, 도 4a 참조) 또는 하이 프리퀀시 전원(47, 도 4b 참조)만 전력을 인가하거나 또는 동시에 바이어스 전원(46, 도 4b 참조) 또는 로우 프리퀀시 전원(48, 도 4b 참조)에 상기 소스 전원(45) 또는 하이 프리퀀시 전원(47)보다 상대적으로 약한 전력을 인가하면, CO* 가스의 대부분이 피식각 막질(31)을 식각하기 보다는 폴리머 증착에 참여하게 된다. 왜냐하면, 바이어스 전원(46) 또는 로우 프리퀀시 전원(48)의 전력의 인가는 소스 전원(45) 또는 하이 프리퀀시 전원(47)의 전력의 인가에 의해 형성된 플라즈마화 된 식각 가스를 반도체 기판(W)에 충돌시키는 전위차 형성의 역할을 하게 되는데, 바이어스 전원(46) 또는 로우 프리퀀시 전원(48)의 전력을 인가하지 않거나 또는 약하게 인가하는 경우에는 CO* 가스가 반도체 기판(W)으로 충돌하게 되는 비율은 매우 작게 되므로, 폴리머 증착이 우세하게 되는 것이다.
또 상기 전원의 전력 인가 조건에 따르면 폴리머층(61)이 포토레지스트 패턴(32)의 상부에만 선택적으로 형성되고, 포토레지스트 패턴(32)이 형성되지 않은 피식각 막질(31)에도 폴리머가 증착되기는 하지만, 그 두께(Tm)는 포토레지스트 패턴(32)의 상부에 증착된 두께(Tp)에 비해 무시할 수 있을 정도로 얇다.
또한, 선택적인 폴리머층의 형성을 위하여 반응기(40, 도 4a 및 도 4b 참조)의 내부 평균압력은 후술하게 될 피식각 막질을 식각하는 단계보다 고압일 것이 요구된다. 50mT 이상의 압력 범위 사용 설비에서는 100mT 이상, 10~100mT 압력 범위 사용 설비에서는 30mT 이상일 수 있지만 이에 한정되는 것은 아니다.
이 폴리머층(61)은 반응기 내부로 인가되는 평균전력 및/또는 반응기 내부 압력과 같은 여러 가지 공정조건의 변화에 따라 그 증착두께 및 프로파일이 변화하게 된다.
상기한 바와 같이, 폴리머층(61)을 포토레지스트 패턴(32)의 상부에 선택적으로 형성하여 상기 폴리머층(61)은 포토레지스트 패턴(32)을 보완하는 식각마스크로 사용할 수 있게 된다. 따라서, 포토레지스트 패턴(32)이 형성되지 않은 피식각 막질(31)의 상부에 쌓이는 폴리머층의 두께(Tm)는 포토레지스트 패턴(32) 상부에 쌓이는 폴리머층의 두께(Tp)에 비해 작을수록 바람직하다.
계속해서, 포토레지스트 패턴 및 폴리머층을 마스크로 하여 상기 피식각 막질을 식각한다(S13).
도 4a 및 도 4b를 참조하면, 포토레지스트 패턴(32, 도 5 참조) 및 폴리머층 (61, 도 5 참조)이 형성된 반도체 기판(W)이 놓여진 반응기(40) 내로 식각가스를 주입구(42)를 통해 주입하고, 반도체 기판(W)이 안착된 지지대(41) 및 반응기(40)에는 각각 소스 전원(45)/바이어스 전원(46) 또는 하이 프리퀀시 전원(47)/로우 프리퀀시 전원(48)에 전력을 인가함으로써 건식 식각을 시작한다.
식각가스로는 CxFy계 또는 CaHbFc계 가스, 예를 들면, CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4F6 등과 같은 가스를 사용할 수 있지만, 이에 한정되는 것은 아니다. 또한, 반응기(40) 내에는, 플라즈마가 안정적으로 발생할 수 있도록 하기 위한 He, Ar, Xe, I 등과 같은 비활성가스가 더 공급될 수 있다.
플라즈마를 생성하기 위한 전력 및 생성된 플라즈마를 가속시키기 위한 전력은 식각장비에 따라 다르겠지만, 소스/바이어스 파워 시스템을 이용하는 경우에는 소스 전원(45) 및 바이어스 전원(46)은 각각 1000 내지 2000W 및 700 내지 2000W의 전력을 인가하는 것이 바람직하고, 듀얼 프리퀀시 파워 시스템을 이용하는 경우에는 하이 프리퀀시 전원(47) 및 로우 프리퀀시 전원(48)은 각각 300내지 1500W 및 300 내지 800W의 전력을 인가하는 것이 바람직하지만 이에 한정되는 것은 아니다.
상기한 바와 같은 계속되는 식각에 의하여 폴리머층과 포토레지스트 패턴이 소모되어 식각 마스크로서 기능하지 못하게 되기 전에, 포토레지스트 패턴의 상부에만 선택적으로 폴리머를 증착하여 폴리머층을 형성(S12)하고, 이어서 다시 포토레지스트 패턴과 폴리머층을 식각마스크로 하여 피식각 막질을 건식 식각(S13)함으로써 원하는 깊이만큼 피식각 막질(31)을 식각한다.
여기서, 폴리머의 증착과 건식 식각은 1회 이상 반복적으로 수행함으로써, 식각과정 동안 소모된 폴리머층을 보충하여 두꺼운 피식각 막질에 대해서도 더욱 깊게 식각할 수도 있다.
이러한 식각 과정에 의하여, 도 7에 도시된 바와 같이 포토레지스트 패턴(32)과 함께 폴리머층(61)이 식각마스크로 기능하여 프로파일 불량 없이 피식각 막질(31)을 깊게 식각할 수 있다.
도 8은 피식각 막질을 식각하기 이전에 선택적 폴리머층 형성 단계를 포함하는 경우의 피식각 막질과 포토레지스트 패턴의 선택비의 개선과 관련된 그래프이다. 도 8에 도시되어 있는 바와 같이, 160nm의 라인을 정의하는 포토레지스트 패턴의 스페이스가 160nm인 경우(Dense)와 650nm인 경우(Wide)에 대하여, 선택적 폴리머층이 형성된 경우(P)와 그렇지 않은 경우(N)와 비교하여 선택비가 향상되어 있음을 알 수 있다.
또한, 본 발명의 제 2 실시예에 따른 건식 식각 방법은 다음과 같다. 도 9은 본 발명의 제 2 실시예에 따른 건식 식각 방법에 대한 흐름도이다.
도 9를 참조하면, 피식각 막질 상에 포토레지스트 패턴이 형성된 반도체 기판을 반응기 내에 재치시킨다(S21).
도 3을 참조하면, 반도체 기판(30) 상에 예를 들면 화학기상증착법에 의하여 피식각 막질(31)이 형성되어 있는데, 이 피식각 막질은 포토레지스트, BARC, 유기 SOG 등의 유기물질을 제외한 건식 식각이 가능한 모든 막질이 가능하다. 그 이유는 유기물질을 포함하지 않는 막질이어야 후술하는 CO 가스와의 반응에 의해 폴리머층이 형성되지 않기 때문이다.
이어서 상기 피식각 막질(31)의 전면에 포토레지스트를 도포한다. 해상도를 극대화시키기 위하여 포토레지스트의 두께를 약 0.5∼1.2㎛ 정도, 예를 들면 0.7㎛로 얇게 형성하는 것도 가능하다.
이러한 포토레지스트를 패터닝 하기 위하여, 광원으로서 i-line, KrF, ArF 엑시머 레이저 광원 등을 사용할 수 있으며, 특히 포토레지스트의 두께가 얇게 형성된 경우에는 높은 해상도를 위하여 ArF 엑시머 레이저 광원을 이용하여 노광하고 현상시켜 포토레지스트 패턴을 형성하는 것이 바람직하다.
포토레지스트 패턴(32)이 형성된 반도체 기판(W)은 건식 식각을 위하여, 도 4a 또는 도 4b에 도시된 바와 같은 반응기(40) 내부의 지지대(41)로 피식각 막질 및 포토레지스트 패턴이 구비된 반도체 기판(W)을 재치시키게 된다.
이어서, 포토레지스트 패턴을 마스크로 하여 상기 피식각 막질을 소정 시간 동안 식각한다(S22).
도 4a 및 도 4b를 참조하여, 반도체 기판(W)이 놓여진 반응기(40) 내로 식각가스를 주입구(42)를 통해 주입하고, 반도체 기판(W)이 안착된 지지대(41) 및 반응기(40)에는 각각 소스 전원(45)/바이어스 전원(46) 또는 하이 프리퀀시 전원(47)/로우 프리퀀시 전원(48)에 전력을 인가함으로써 건식 식각을 시작한다.
식각 가스로는 폴리머의 형성이 가능한 CxFy계 또는 CaHbFc계 가스, 예를 들면, CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4F6 등과 같은 가스를 사용할 수 있지만, 이에 한정되는 것은 아니다. 또한, 플라즈마 반응기(40) 내에는, 플라즈마가 안정적으로 할 수 있도록 하기 위한 He, Ar, Xe, I 등과 같은 비활성가스 가 더 공급될 수 있다.
플라즈마를 생성하기 위한 전력 및 생성된 플라즈마를 가속시키기 위한 전력은 식각장비에 따라 다르겠지만, 소스/바이어스 파워 시스템을 이용하는 경우에는 소스 전원(45) 및 바이어스 전원(46)은 각각 1000 내지 2000W 및 700 내지 2000W의 전력을 인가하는 것이 바람직하고, 듀얼 프리퀀시 파워 시스템을 이용하는 경우에는 하이 프리퀀시 전원(47) 및 로우 프리퀀시 전원(48)은 각각 300내지 1500W 및 300 내지 800W의 전력을 인가하는 것이 바람직하지만 이에 한정되는 것은 아니다.
도 10을 참조하면, 반응기 내로 인가되는 전력을 상기한 바와 같이 설정하고 소정의 시간(1 내지 3분) 동안 포토레지스트 패턴(32)을 식각마스크로 하여 하부의 피식각 막질(31)을 식각하여 소정 깊이까지 즉, 포토레지스트 패턴(32)이 소모되어 더 이상 식각마스크로서 기능하지 못하게 되기 전까지(32') 식각을 수행하게 된다. 이 이상으로 식각을 수행하게 된다면 식각하고자 하는 피식각 막질의 프로파일이 도 1c와 같이 불량해 진다.
계속해서, 반응기 내로 CO 가스를 유입하여 상기 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성한다(S23).
도 4a 및 도 4b를 참조하면, 가스 주입구(42)를 통해 반응기(40) 내부로 CO 가스를 유입하게 된다. 상기 반응기(40) 내로 유입된 CO 가스는 반응기(40)의 소스 전원(45) 또는 하이 프리퀀시 전원(47) 전력의 인가만을 통해 또는 동시에 바이어스 전원(46) 또는 로우 프리퀀시 전원(48) 전력을 상기 소스 전원(45) 또는 하이 프리퀀시 전원(47)에 인가되는 전력보다 상대적으로 약하게 인가함으로써 여기상태 (CO)가 된다. 이때 상기 반응기 내부에 인가되는 평균전력은 후술하게 되는 식각 단계에서의 평균전력보다 낮은 범위로 설정되어 인가되어야 하고 이 경우 CO*가 피식각 막질에 거의 충돌하지 않게 된다. 소스/바이어스 파워 시스템을 이용하는 경우에 소스 전원(45) 및 바이어스 전원(46)은 각각 500 내지 1500W 및 0 내지 500W를 인가하는 것이 바람직하고, 듀얼 프리퀀시 파워 시스템을 이용하는 경우에는 하이 프리퀀시 전원(47) 및 로우 프리퀀시 전원(48)은 각각 200 내지 500W 및 0 내지 100W를 인가하는 것이 바람직하지만 이에 한정되는 것은 아니다.
CO* 가스는 피식각 막질 및 포토레지스트 패턴이 구비된 반도체 기판(W)에서 CxHyOz 성분으로 이루어진 포토레지스트 상부에 폴리머 형태로서 선택적으로 증착된다.
도 11에 도시되어 있는 바와 같이, 이러한 선택적인 폴리머층(61)의 형성을 위해서는 소스 전원(45, 도 4a 참조) 또는 하이 프리퀀시 전원(47, 도 4b 참조)만 전력을 인가하거나 또는 동시에 바이어스 전원(46, 도 4b 참조) 또는 로우 프리퀀시 전원(48, 도 4b 참조)을 상기 소스 전원(45) 또는 하이 프리퀀시 전원(47)보다 상대적으로 약한 전력으로 인가하면, CO* 가스의 대부분이 피식각 막질(31)을 식각하기 보다는 폴리머 증착에 참여하게 된다. 왜냐하면, 바이어스 전원(46) 또는 로우 프리퀀시 전원(48)의 전력의 인가는 소스 전원(45) 또는 하이 프리퀀시 전원(47)의 전력의 인가에 의해 형성된 플라즈마화 된 식각 가스를 반도체 기판(W)에 충돌시키는 전위차 형성의 역할을 하게 되는데, 바이어스 전원(46) 또는 로우 프리 퀀시 전원(48)의 전력을 인가하지 않거나 또는 약하게 인가하는 경우에는 CO* 가스가 반도체 기판(W)으로 충돌하게 되는 비율은 매우 작게 되므로, 폴리머 증착이 우세하게 되는 것이다.
이때, 폴리머층(61)이 포토레지스트 패턴(32)의 상부에만 선택적으로 형성되는데, 포토레지스트 패턴(32)이 형성되지 않은 피식각 막질(31)에도 폴리머가 증착되기는 하지만, 그 두께(Tm)는 포토레지스트 패턴(32)의 상부에 증착된 두께(Tp)에 비해 무시할 수 있을 정도로 얇다.
또한, 선택적인 폴리머층의 형성을 위하여 반응기(40, 도 4a 및 도 4b 참조)의 내부 압력은 후술하게 될 피식각 막질을 식각하는 단계보다 고압일 것이 요구된다. 이는 피식각 막질에 폴리머가 적층되지 않을 조건을 적용하기 위한 조건으로 50mT 이상 사용 설비에서는 100mT 이상, 10~100mT 설비에서는 30mT 이상일 수 있지만 이에 한정되는 것은 아니다.
이 폴리머층(61)은 반응기 내부로 인가되는 소스 전원의 평균전력 및/또는 반응기 내부 압력 등과 같은 여러 가지 공정조건의 변화에 따라 그 증착두께 및 프로파일이 변화하게 된다.
상기한 바와 같이, 폴리머층(61)을 포토레지스트 패턴(32)의 상부에 선택적으로 형성하여 상기 폴리머층(61)은 포토레지스트 패턴(32)을 보완하는 식각마스크로 사용할 수 있게 된다. 따라서, 포토레지스트 패턴(32)이 형성되지 않은 피식각 막질(31)의 상부에 쌓이는 폴리머층의 두께(Tm)는 포토레지스트 패턴(32) 상부에 쌓이는 폴리머층의 두께(Tp)에 비해 작을수록 바람직하다.
계속해서, 포토레지스트 패턴 및 폴리머층을 마스크로 하여 상기 피식각 막질을 식각한다(S24).
상기한 바와 같이 폴리머층(61, 도 10 참조)을 형성한 후, 반응기(40, 도 4a 및 도 4b 참조)로 인가되는 전력, 반응기(40)의 내부압력을 각각 식각 단계의 수준으로 회복하고 소정의 시간(약 1 내지 2분) 동안 식각을 진행한다.
이러한 계속되는 식각에 의하여 폴리머층과 포토레지스트 패턴이 소모되어 식각 마스크로서 기능하지 못하게 되기 전에, 포토레지스트 패턴의 상부에만 선택적으로 폴리머를 증착하여 폴리머층을 형성(S22)하고, 이어서 다시 포토레지스트 패턴과 폴리머층을 식각마스크로 하여 피식각 막질을 건식 식각(S23)함으로써 원하는 깊이만큼 피식각 막질(31)을 식각한다.
여기서, 폴리머의 증착과 건식 식각은 1회 이상 반복적으로 수행함으로써, 식각과정 동안 소모된 폴리머층을 보충하여 두꺼운 피식각 막질에 대해서도 더욱 깊게 식각할 수도 있다.
이러한 식각 과정에 의하여, 도 12에 도시된 바와 같이 포토레지스트 패턴(32')과 함께 폴리머층(61)이 식각마스크로 기능하여 프로파일 불량 없이 피식각 막질(31)을 깊게 식각할 수 있다.
본 발명에 따른 건식 식각 방법은 라인 및 스페이스 형성뿐만 아니라 컨택홀 형성에도 적용할 수 있으며, 이에 한정되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명에 따른 건식 식각 방법에 따르면 다음과 같은 효과가 하나 또는 그 이상 있다.
첫째, 본 발명에 따른 건식 식각 방법에서는 두께가 얇은 포토레지스트 마스크를 사용하더라도 포토레지스트 마스크 상에만 선택적으로 폴리머를 증착하여 식각마스크를 보강할 수 있어 높은 해상도와 양호한 프로파일의 피식각 막질의 식각이 가능하다.
둘째, 본 발명에 따른 건식 식각 방법에서는 건식 식각을 1회 이상 반복함으로써, 초기의 얇은 포토레지스트 마스크의 두께에 관계없이 피식각 막질을 양호한 프로파일로 식각할 수 있다.

Claims (10)

  1. (a) 포토레지스트 패턴 하부에 CO 가스와 폴리머 반응을 일으키지 않는 피식각 막질이 형성된 반도체 기판을 반응기 내에 재치시키는 단계;
    (b) 상기 반응기 내로 상기 CO 가스만을 유입하여 상기 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성하는 단계; 및
    (c) 상기 포토레지스트 패턴 및 상기 폴리머층을 마스크로 하여 상기 피식각 막질을 식각하는 단계를 포함하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계의 폴리머의 증착을 위해 상기 반도체 기판 상에 인가되는 평균전력은 (c) 단계의 식각시의 평균전력보다 낮은 범위로 설정되는 것을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  3. 제 1 항에 있어서,
    상기 (b) 단계의 폴리머의 증착을 위해 상기 반도체 기판 상에 인가되는 평균압력은 (c) 단계의 식각시의 평균압력보다 높은 범위로 설정되는 것을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  4. 제 1 항에 있어서,
    상기 (b) 및 (c) 단계를 1회 이상 반복하여 수행함으로써, 상기 피식각 막질을 원하는 깊이만큼 식각함을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  5. 삭제
  6. (a) 포토레지스트 패턴 하부에 CO 가스와 폴리머 반응을 일으키지 않는 피식각 막질이 형성된 반도체 기판을 반응기 내에 재치시키는 단계;
    (b) 상기 포토레지스트 패턴을 마스크로 하여 상기 피식각 막질을 소정 시간 동안 식각하는 단계;
    (c) 상기 반응기 내로 상기 CO 가스만을 유입하여 상기 포토레지스트 패턴 상부에 폴리머를 선택적으로 증착하여 폴리머층을 형성하는 단계; 및
    (d) 상기 포토레지스트 패턴 및 상기 폴리머층을 마스크로 하여 상기 피식각 막질을 식각하는 단계를 포함하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  7. 제 6 항에 있어서,
    상기 (c) 단계의 폴리머의 증착을 위해 상기 반도체 기판 상에 인가되는 평균전력은 (b) 및 (d) 단계의 식각시의 평균전력보다 낮은 범위로 설정는 것을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  8. 제 6 항에 있어서,
    상기 (c) 단계의 폴리머의 증착을 위해 상기 반도체 기판 상에 인가되는 평균압력은 (b) 및 (d) 단계의 식각시의 평균압력보다 높은 범위로 설정하는 것을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  9. 제 6 항에 있어서,
    상기 (c) 및 (d) 단계를 1회 이상 반복하여 수행함으로써, 상기 피식각 막질을 원하는 깊이만큼 식각함을 특징으로 하는 CO 가스에 의해 형성된 선택적 폴리머 마스크를 사용하는 건식 식각 방법.
  10. 삭제
KR1020040060275A 2004-07-30 2004-07-30 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법 KR100621562B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040060275A KR100621562B1 (ko) 2004-07-30 2004-07-30 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
JP2005210438A JP2006049885A (ja) 2004-07-30 2005-07-20 Ｃｏガスによって形成された選択的ポリマーマスクを使用する乾式エッチング方法
US11/193,199 US20060024971A1 (en) 2004-07-30 2005-07-29 Dry etching method using polymer mask selectively formed by CO gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060275A KR100621562B1 (ko) 2004-07-30 2004-07-30 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법

Publications (2)

Publication Number Publication Date
KR20060011430A KR20060011430A (ko) 2006-02-03
KR100621562B1 true KR100621562B1 (ko) 2006-09-14

Family

ID=35732903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060275A KR100621562B1 (ko) 2004-07-30 2004-07-30 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법

Country Status (3)

Country Link
US (1) US20060024971A1 (ko)
JP (1) JP2006049885A (ko)
KR (1) KR100621562B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG142201A1 (en) * 2006-11-07 2008-05-28 United Microelectronics Corp Method for fabricating a dual damascene structure
KR100782325B1 (ko) * 2006-11-10 2007-12-06 삼성전자주식회사 반도체 소자의 제조 방법
US7510965B2 (en) * 2006-11-30 2009-03-31 United Microelectronics Corp. Method for fabricating a dual damascene structure
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
JP7456023B2 (ja) * 2020-07-02 2024-03-26 アプライド マテリアルズ インコーポレイテッド リソグラフィ用途のフォトレジスト層上への炭素の選択的堆積
WO2022059440A1 (ja) * 2020-09-18 2022-03-24 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310468A (ja) * 1993-04-26 1994-11-04 Sony Corp ドライエッチング方法
JP2000164571A (ja) 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
KR20010038766A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 소자의 콘택홀 형성방법
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR20020054679A (ko) * 2000-12-28 2002-07-08 박종섭 콘택홀 형성 방법
KR100451987B1 (ko) 2002-06-29 2004-10-08 주식회사 하이닉스반도체 반도체소자의 미세콘택 형성방법
KR20050004380A (ko) * 2003-07-02 2005-01-12 삼성전자주식회사 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6784108B1 (en) * 2000-08-31 2004-08-31 Micron Technology, Inc. Gas pulsing for etch profile control
US6486070B1 (en) * 2000-09-21 2002-11-26 Lam Research Corporation Ultra-high oxide to photoresist selective etch of high-aspect-ratio openings in a low-pressure, high-density plasma
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US20040041272A1 (en) * 2002-08-29 2004-03-04 Signorini Karen T. Method for etching anti-reflectant coating layers
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
US6972258B2 (en) * 2003-08-04 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively controlling damascene CD bias
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310468A (ja) * 1993-04-26 1994-11-04 Sony Corp ドライエッチング方法
JP2000164571A (ja) 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR20010038766A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 소자의 콘택홀 형성방법
KR20020054679A (ko) * 2000-12-28 2002-07-08 박종섭 콘택홀 형성 방법
KR100451987B1 (ko) 2002-06-29 2004-10-08 주식회사 하이닉스반도체 반도체소자의 미세콘택 형성방법
KR20050004380A (ko) * 2003-07-02 2005-01-12 삼성전자주식회사 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법

Also Published As

Publication number Publication date
JP2006049885A (ja) 2006-02-16
KR20060011430A (ko) 2006-02-03
US20060024971A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100327346B1 (ko) 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US8809199B2 (en) Method of etching features in silicon nitride films
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
US6753264B2 (en) Method of controlling striations and CD loss in contact oxide etch
US20060228895A1 (en) Method of forming fine pitch photoresist patterns using double patterning technique
US7056830B2 (en) Method for plasma etching a dielectric layer
US20070283883A1 (en) System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
JP2006013190A (ja) 半導体装置の製造方法
JP2988455B2 (ja) プラズマエッチング方法
TW200910423A (en) Etch process with controlled critical dimension shrink
TW200524002A (en) Line edge roughness reduction for trench etch
JP2005045053A (ja) 半導体装置の製造方法
JP2006049885A (ja) Ｃｏガスによって形成された選択的ポリマーマスクを使用する乾式エッチング方法
JP2000221698A (ja) 電子装置の製造方法
US8318412B2 (en) Method of manufacturing semiconductor device
KR100493029B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
KR100893675B1 (ko) 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP2007189153A (ja) 半導体装置の製造方法
JP2004207286A (ja) ドライエッチング方法および半導体装置の製造方法
KR100687858B1 (ko) 반도체소자의 패터닝 방법
KR100661233B1 (ko) 반도체 소자의 게이트 패턴 형성 방법
KR20060106548A (ko) 반도체 소자의 제조 방법
KR100677049B1 (ko) 반도체 소자의 제조 방법
Chun et al. Contact hole size-reducing methods by using water-soluble organic over-coating material (WASOOM) as a barrier layer toward 0.15-um contact hole: resist flow technique I

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee