KR100209698B1 - 유기 반사방지막 식각방법 - Google Patents

유기 반사방지막 식각방법 Download PDF

Info

Publication number
KR100209698B1
KR100209698B1 KR1019960045258A KR19960045258A KR100209698B1 KR 100209698 B1 KR100209698 B1 KR 100209698B1 KR 1019960045258 A KR1019960045258 A KR 1019960045258A KR 19960045258 A KR19960045258 A KR 19960045258A KR 100209698 B1 KR100209698 B1 KR 100209698B1
Authority
KR
South Korea
Prior art keywords
etching
organic
organic anti
layer
film
Prior art date
Application number
KR1019960045258A
Other languages
English (en)
Other versions
KR19980026718A (ko
Inventor
하재희
전선애
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960045258A priority Critical patent/KR100209698B1/ko
Priority to US08/827,694 priority patent/US6039888A/en
Priority to JP9221437A priority patent/JPH10125659A/ja
Publication of KR19980026718A publication Critical patent/KR19980026718A/ko
Application granted granted Critical
Publication of KR100209698B1 publication Critical patent/KR100209698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로 유기 반사방지막 식각시 감광막의 손실을 최소화하고 비등방성 식각 프로파일을 향상시키는데 적당하도록 한 유기 반사방지막 식각방법을 제공하기 위한 것이다.
이를위한 본 발명의 유기 반사방지막 식각방법은 식각층상에 유기 반사방지막을 형성하는 스텝, 상기 유기 반사방지막상에 감광성물질을 도포하여 패터닝하고 O2/CO 플라즈마 분위기에서 상기 유기 반사방지막을 식각하는 스텝을 포함하여 이루어진다.

Description

유기 반사방지막(ARC) 식각방법
본 발명은 반도체소자의 제조방법에 관한 것으로 특히, 감광막의 손실을 최소화하고 비등방성 식각 프로파일을 향상시키는데 적당하도록 한 유기 반사방지막 식각방법에 관한 것이다.
일반적으로 최근에는 i-라인, DUV(Deep UV)용 반사방지막으로 하부 유기층의 사용이 급격히 증가하고 있다.
유기 반사방지막(ARC:Anti-reflective coatings)은 아래와 같이 아르메틱 폴리설폰 구조(Aromatic polysulfone structure)를 갖는다.
즉, 반사방지막을 구성하는 구성물이 상기와 같은 아르메틱 폴리설폰 구조를 가질 경우에 DUV(Deep Ultraviolet) 마이크로리소그래피에 대해 유용한 반사방지막으로 사용된다.
유기층의 성분은 아르메틱(Aromatic)기 등의 카본(C)이 주성분이며 그 이외에는 S, O-H, 등의 성분을 가지므로 이러한 유기층을 식각하기 위해서는 다운 스트림(Down Stream)형태, 또는 플라즈마 형태의 식각, 또는 반응성 이온식각 장비(RIE)등에서 O2플라즈마를 이용한다.
하지만 하부 유기 반사방지막(Bottom Organic ARC)과 O2플라즈마와의 화학적 반응특성으로 인하여 유기 반사방지막 식각시 등방성 프로파일이 나타난다.
따라서 심각한 CD(Critical Dimension)바이어스를 초래하게 된다.
이와같은 문제점을 해결하기 위해 종래에는 반사방지막용 유기층의 측벽에 폴리머를 형성하였다.
이하 종래 유기 반사방지막 식각방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1a도 내지 제1c도는 종래의 유기 반사방지막 식각방법을 나타낸 공정도이다.
먼저, 제1a도에 도시한 바와같이 선택적으로 식각하고자 하는 식각층(1)상에 유기 반사방지막(ARC)(2)을 형성한다.
그리고 상기 유기 반사방지막(2)상에 포토레지스트(3)를 도포한 후 노광 및 현상공정으로 포토레지스트(3)를 패터닝한다.
이어서, 제1b도에 도시한 바와같이 O2플라즈마에 N2또는 플루오닌을 포함하는 화합물 가스인 N2CHF3, CF4, C2F6등의 가스를 첨가하여 다운 스트림 형태의 식각 또는 반응성 이온식각(RIE) 혹은 MERIE등의 장비에서 식각공정을 수행한다.
이때 상기 첨가된 가스에 의해 상기 포토레지스트(3) 하부의 유기 반사방지막(2)의 양측면에는 CNx, CHFx, CFx등의 폴리머(4)가 형성된다.
그리고 상기 유기 반사방지막(2)이 제거된 상기 식각층(1)의 표면에는 C-F, C-N으로 구성된 잔여물(5)이 존재한다.
이어, 제1c도에 도시한 바와같이 포토레지스트(3)를 제거한 후 상기 유기 반사방지막(2)을 마스크로 이용하여 식각층(1)을 선택적으로 제거하면 종래기술에 따른 공정을 완료하게 된다.
그러나 상기와 같은 종래의 유기 반사방지막 식각방법은 다음과 같은 문제점이 있었다.
첫째, CHF3, CF4, C2F6등의 무거운 가스를 첨가하므로서 플라즈마 내에서 이온 스퍼터링 효과의 증가로 인해 포토레지스트가 손상을 받는다.
둘째, 포토레지스트의 손상으로 인해 포토레지스트와 유기 반사방지막과의 식각선택비가 1:1이하로 되어 식각층에서 정확한 식각이 이루어지지 않는다.
세째, CHFx, CFx등의 폴리머가 유기 반사방지막의 측벽 이외, 하부의 식각층 위에도 형성되므로 식각층의 정확한 식각을 방해한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 매우 낮은 기판온도에서 일반적으로 사용되는 O2플라즈마에 CO 가스를 첨가하여 비등방성 식각 프로파일을 갖는 유기 반사방지막의 식각방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1c도는 종래 유기 반사방지막 식각방법을 나타낸 공정도.
제2a도 내지 제2c도는 본 발명의 유기 반사방지막 식각방법을 나타낸 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 식각층
23 : 유기 반사방지막 24 : 포토레지스트
25 : 측벽 패시베이션층
상기의 목적을 달성하기 위한 본 발명의 유기 반사방지막 식각방법은 반사방지막의 식각방법에 있어서, 식각층상에 유기 반사방지막을 형성하는 스텝, 상기 유기 반사방지막상에 감광성물질을 도포하여 패터닝하고 O2/CO 플라즈마 분위기에서 상기 유기 반사방지막을 식각하는 스텝을 포함하여 이루어진다.
이하, 본 발명의 유기 반사방지막 식각방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2a도 내지 제2c도는 본 발명의 유기 반사방지막 식각방법을 나타낸 공정도이다.
먼저 제2a도에 도시한 바와같이 반도체기판상에 형성된 식각층(21)위에 유기 반사방지막(22)을 형성한다.
그리고 상기 유기 반사방지막(22)상에 포토레지스트(23)를 도포한 후 노광 및 현상공정을 통해 상기 포토레지스트(23)를 패터닝한다.
이어 제2b도에 도시한 바와같이 O2/CO 플라즈마 분위기에서 상기 유기 반사방지막(22)을 선택적으로 제거한다.
여기서 상기 유기 반사방지막(22)과 포토레지스터(23)의 상부가 동시에 식각되는데 유기 반사방지막(22)과 포토레지스트(23)의 식각속도의 비가 1.5:1이므로 유기 반사방지막(22)의 식각시 상부 포토레지스트(23)의 손실을 최소화한다.
또한 F 또는 N을 포함하는 가스를 사용하지 않으므로 상기 유기 반사방지막(22) 하부의 식각층(21)의 표면에 잔류물이 존재하지 않는다.
그리고 O2/CO 플라즈마 분위기에서 유기 반사방지막(22)을 식각함에 있어서 유기 반사방지막(22)과 포토레지스트(23)의 표면에는 O2/CO 플라즈마내의 Cx, COx성분에 의해 측벽 패시베이션층(24)이 형성된다.
이때 상기 유기 반사방지막(22)의 식각을 위해 사용되는 장비로서는 ICP(Inductibly Conpled Plasma)형태의 식각장비 또는 RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced RIE), Helicon 형태의 식각장비를 사용한다.
상기 ICP 형태의 식각장비를 사용할 경우 O2와 CO의 유량비는 1:1로 하고 O2/CO 플라즈마는 바이어스 전원을 400±50W, 소오스 전원을 200±50W 범위내에서 생성한다.
그리고 O2/CO 플라즈마는 챔버내 압력을 5±2mT의 저압에서 생성하며 이러한 조건상에서 유기 반사방지막의 식각은 15초 이내에 이루어지도록 한다.
또한 유기 반사방지막의 식각에 따른 기판의 온도는 -10℃이하로 한다.
여기서 상기 기판의 온도를 낮게하는 것은, 만일 기판의 온도가 높으면 방향성이 없는 산소 라디칼은 한계온도 이상에서만 작용하는 활성 에너지를 필요로 하기 때문이다.
이러한 이유때문에 기판의 온도를 감소시켜야 하며, 결국 상기 라디칼의 활성도를 크게 저하시킨다.
따라서 유기 반사방지막의 식각은 주로 방향성을 가진 산소이온에 의해 조절되므로 바이어스 전원을 조절하여 비등방성 프로파일을 얻을 수 있다.
한편, Helicon 형태의 식각장비를 사용할 경우에는 바이어스 전원을 300±50W, 그리고 소오스전원을 2000±300W 범위내에서 사용한다.
챔버내의 압력은 상기 ICP 형태의 식각장비를 사용할 경우와 마찬가지로 5±2mT의 압력을 유지한다.
이어 제2c도에 도시한 바와같이 패터닝된 유기 반사방지막(22)위에 잔존하는 포토레지스트(23) 및 유기 반사방지막(22)을 마스크로 이용하여 기판상에 형성된 식각층(21)을 선택적으로 제거한다.
이후 포토레지스트(23)와 유기 반사방지막(22)을 동시에 제거한다.
이상 상술한 바와같이 본 발명의 유기 반사방지막 식각방법은 다음과 같은 효과가 있다.
첫째, 포토레지스터 상부의 손실이 적어 식각층의 제거시 비등방성 프로파일을 유지하므로 식각층의 정확한 패턴이 가능하다.
둘째, 유기 반사방지막의 양측에 형성되는 측벽의 효과가 우수하여 CD 제어가 용이하다.
세째, 유기 반사방지막 식각 후에도 그 하부의 식각층의 표면에는 잔류물이 남지 않는다.
따라서 잔류물 제거공정이 필요치 않아 전체 공정시간을 단축시킨다.

Claims (14)

  1. 반사방지막의 식각방법에 있어서, 식각층상에 유기 반사방지막을 형성하는 스텝, 상기 유기 반사방지막상에 감광성물질을 도포하여 패터닝하고 O2/CO 플라즈마 분위기에서 상기 유기 반사방지막을 식각하는 스텝을 포함하여 이루어짐을 특징으로 하는 유기 반사방지막 식각방법.
  2. 제1항에 있어서, 상기 유기 반사방지막을 식각한 후 이를 마스크로 하여 식각층을 선택적으로 제거하는 스텝을 더 구비함을 특징으로 하는 유기 반사방지막 식각방법.
  3. 제1항에 있어서, 상기 식각된 유기 반사방지막의 양측면에는 폴리머가 형성됨을 특징으로 하는 유기 반사방지막 식각방법.
  4. 제1항에 있어서, 상기 O2/CO 플라즈마는 ICP 형태의 식각장비를 이용함을 특징으로 하는 유기 반사방지막 식각방법.
  5. 제1항에 있어서, 상기 O2와 CO의 유량비는 1:1로 함을 특징으로 하는 유기 반사방지막 식각방법.
  6. 제1항에 있어서, 상기 O2/CO 플라즈마는 바이어스 파워를 400±50W 범위내에서 생성함을 특징으로 하는 유기 반사방지막 식각방법.
  7. 제1항에 있어서, 상기 O2/CO 플라즈마는 5±2mT의 저압에서 생성함을 특징으로 하는 유기 반사방지막 식각방법.
  8. 제1항에 있어서, 상기 유기 반사방지막의 식각은 15초 이내에 이루어짐을 특징으로 하는 유기 반사방지막 식각방법.
  9. 제1항에 있어서, 상기 유기 반사방지막의 식각에 따른 기판의 온도는 -10℃ 이하로 함을 특징으로 하는 유기 반사방지막 식각방법.
  10. 제1항에 있어서, 상기 유기 반사방지막의 식각시 사용되는 장비는 RIE, MERIE, Helicon 형태의 고밀도 식각장비를 사용함을 특징으로 하는 유기 반사방지막 식각방법.
  11. 제4항에 있어서, 상기 ICP 형태의 식각장비는 소오스 전원을 200±50W 범위내에서 사용함을 특징으로 하는 유기 반사방지막 식각방법.
  12. 제10항에 있어서, 상기 Helicon 형태의 식각장비는 바이어스 전원을 300±50W 범위내에서 사용함을 특징으로 하는 유기 반사방지막 식각방법.
  13. 제10항에 있어서, 상기 Helicon 형태의 식각장비는 챔버내 압력을 5±2mT로 유지함을 특징으로 하는 유기 반사방지막 식각방법.
  14. 제10항에 있어서, 상기 Helicon 형태의 식각장비는 소오스 전원을 2000±300W 범위내에서 사용함을 특징으로 하는 유기 반사방지막 식각방법.
KR1019960045258A 1996-10-11 1996-10-11 유기 반사방지막 식각방법 KR100209698B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960045258A KR100209698B1 (ko) 1996-10-11 1996-10-11 유기 반사방지막 식각방법
US08/827,694 US6039888A (en) 1996-10-11 1997-04-10 Method of etching an organic anti-reflective coating
JP9221437A JPH10125659A (ja) 1996-10-11 1997-08-18 有機反射防止膜（ａｒｃ）のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045258A KR100209698B1 (ko) 1996-10-11 1996-10-11 유기 반사방지막 식각방법

Publications (2)

Publication Number Publication Date
KR19980026718A KR19980026718A (ko) 1998-07-15
KR100209698B1 true KR100209698B1 (ko) 1999-07-15

Family

ID=19477071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045258A KR100209698B1 (ko) 1996-10-11 1996-10-11 유기 반사방지막 식각방법

Country Status (3)

Country Link
US (1) US6039888A (ko)
JP (1) JPH10125659A (ko)
KR (1) KR100209698B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6481119B1 (en) 2000-02-15 2002-11-19 Mitsubishi Denki Kabushiki Kaisha Apparatus for removing organic antireflection coating

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
JP3803523B2 (ja) 1999-12-28 2006-08-02 株式会社東芝 ドライエッチング方法及び半導体装置の製造方法
US6630407B2 (en) 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6617257B2 (en) 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6303477B1 (en) * 2001-04-04 2001-10-16 Chartered Semiconductor Manufacturing Ltd Removal of organic anti-reflection coatings in integrated circuits
KR100400251B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 유기 반사 방지막 식각방법
CN1290156C (zh) * 2001-08-20 2006-12-13 东京毅力科创株式会社 干式显影方法
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
US7265431B2 (en) * 2002-05-17 2007-09-04 Intel Corporation Imageable bottom anti-reflective coating for high resolution lithography
CN100521088C (zh) * 2002-12-23 2009-07-29 东京毅力科创株式会社 双层光刻胶干法显影的方法和装置
US7344991B2 (en) * 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
AU2003297861A1 (en) * 2002-12-23 2004-07-29 Tokyo Electron Limited Method and apparatus for bilayer photoresist dry development
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US8048325B2 (en) * 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
US20050009342A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Method for etching an organic anti-reflective coating (OARC)
KR100621562B1 (ko) * 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
US20070215195A1 (en) 2006-03-18 2007-09-20 Benyamin Buller Elongated photovoltaic cells in tubular casings
US20100132765A1 (en) 2006-05-19 2010-06-03 Cumpston Brian H Hermetically sealed solar cells
JP2008085005A (ja) * 2006-09-27 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8642475B2 (en) 2010-12-21 2014-02-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with reduced polysilicon residue and method of manufacture thereof
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5234990A (en) * 1992-02-12 1993-08-10 Brewer Science, Inc. Polymers with intrinsic light-absorbing properties for anti-reflective coating applications in deep ultraviolet microlithography
US5476816A (en) * 1994-03-28 1995-12-19 Motorola, Inc. Process for etching an insulating layer after a metal etching step
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US5773199A (en) * 1996-09-09 1998-06-30 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6481119B1 (en) 2000-02-15 2002-11-19 Mitsubishi Denki Kabushiki Kaisha Apparatus for removing organic antireflection coating
KR100374958B1 (ko) * 2000-02-15 2003-03-06 미쓰비시덴키 가부시키가이샤 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치

Also Published As

Publication number Publication date
JPH10125659A (ja) 1998-05-15
US6039888A (en) 2000-03-21
KR19980026718A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100209698B1 (ko) 유기 반사방지막 식각방법
US4522681A (en) Method for tapered dry etching
KR100232187B1 (ko) 반사방지막 식각방법
EP0345757B1 (en) An ashing method for removing an organic film on a substance of a semiconductor device under fabrication
US5910453A (en) Deep UV anti-reflection coating etch
JP3317582B2 (ja) 微細パターンの形成方法
US5968844A (en) Method for etching nitride features in integrated circuit construction
US6303477B1 (en) Removal of organic anti-reflection coatings in integrated circuits
US5387312A (en) High selective nitride etch
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR100239719B1 (ko) 반도체 소자의 제조를 위한 유기막의 식각 방법
KR100268926B1 (ko) 반도체소자의 배선 형성방법
US4470871A (en) Preparation of organic layers for oxygen etching
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
Mochiji et al. Improved Dry Etching Resistance of Electron‐Beam Resist by Ion Exposure Process
Joubert et al. Plasma polymerized organosilane network polymers: high-performance resists for positive and negative tone deep UV lithography
US7622051B1 (en) Methods for critical dimension control during plasma etching
WO2004012232A2 (en) Forming bilayer resist patterns
KR100557980B1 (ko) 포토 레지스트 레슨방법
US4892635A (en) Pattern transfer process utilizing multilevel resist structure for fabricating integrated-circuit devices
TWI249202B (en) Dielectric etching method to prevent photoresist damage and bird's beak
Monget et al. Application of plasma-polymerized methylsilane for 0.18-um photolithography
KR100236078B1 (ko) 반도체소자 식각방법
EP0251566B1 (en) Process for fabricating integrated-circuit devices utilizing multilevel resist structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee