KR100557980B1 - 포토 레지스트 레슨방법 - Google Patents

포토 레지스트 레슨방법 Download PDF

Info

Publication number
KR100557980B1
KR100557980B1 KR1019990045589A KR19990045589A KR100557980B1 KR 100557980 B1 KR100557980 B1 KR 100557980B1 KR 1019990045589 A KR1019990045589 A KR 1019990045589A KR 19990045589 A KR19990045589 A KR 19990045589A KR 100557980 B1 KR100557980 B1 KR 100557980B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
film
oxide film
photoresist pattern
Prior art date
Application number
KR1019990045589A
Other languages
English (en)
Other versions
KR20010037859A (ko
Inventor
이창원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990045589A priority Critical patent/KR100557980B1/ko
Publication of KR20010037859A publication Critical patent/KR20010037859A/ko
Application granted granted Critical
Publication of KR100557980B1 publication Critical patent/KR100557980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 포토 레지스트 레슨 방법에 관한 것으로, 종래에는
Figure 111999013323899-pat00001
가스 혼합물에 의하여 형성된 플라즈마 내의 산소기(Oxygen Radical)에 의한 화학 반응만을 이용하기 때문에 0.2um이하의 포토레지스트 패턴에서 포토레지스트 로스가 포토레지스트 길이 방향보다 세로방향이 크게되어 패턴의 휨현상이 발생하게 되는 문제점이 있고, 또한 0.2um 이하의 리소 공정에서는 패턴 형성시 바크를 코팅하여 사용하는데 포토레지스트 레슨공정에서 바크막을 거의 제거하지 못하여 이를 식각장치에서 제거하게 되고, 이로 인해 이물의 증가를 일으키는 문제점이 있었다. 따라서, 본 발명은 필드 산화막이 형성된 반도체 기판의 상부에 순차적으로 질화막과 산화막을 증착한후, 그 산화막의 상부에 사진 식각공정을 통해 포토레지스트 패턴을 부분적으로 형성하는 단계와; 상기 포토레지스트 패턴을 적용하여 산화막 및 질화막을 순차적으로 식각한후 포토레지스트를 제거하는 단계로 이루어진 반도체 식각 방법에 있어서, 상기 포토레지스트 패턴이 CF4/CHF3/Ar 화합물을 고압의 RIE플라즈마 식각 장치에 주입하여 형성된 플라즈마내의 라디컬과 이온들에 의한 화학반응과 스퍼터링을 이용하여 0.2um 이하의 미세패턴으로 레슨되도록 함으로써 포토 레지스트 패턴의 사이드 로스량을 원하는 패턴 사이즈까지 포토레지스트 패턴의 이탈없이 만들수 있고, 또한 DUV리소에서 사용된 바크 필름을 완전하게 제거하여 메인 패턴 식각 장치에서 바크 필름의 식각으로 인한 이물의 발생을 방지할 수있는 효과가 있다.

Description

포토 레지스트 레슨방법{PHOTORESIST LESSEN METHOD}
도1은 종래 포토 레지스트 레슨 방법이 적용된 모습을 보인도.
도2는 본 발명 포토 레지스트 레슨 방법이 적용된 모습을 보인도.
*****도면의 주요부분에 대한 부호의 설명*****
1:반도체 기판 2:질화막
3:산화막 4:바크필름
5:포토레지스트
본 발명은 포토 레지스터 레슨방법에 관한 것으로, 특히 CF4/CHF3/Ar화합물을 이용하여 0.2μm 이하의 미세 패턴을 형성하는데 적당하도록 한 포토 레지스트 레슨방법에 관한 것이다.
일반적으로, 디바이스 소자가 고집적화됨에 따라 0.2μm이하의 패턴을 형성하는 리소(Litho) 그라피 기술이 요구되고 있으나, 포토 장비의 해상도의 한계로 포토 레지스트 레슨 공정이 선택되고 있다.
그러나, 현재 포토 리소 공정의 한계로 인하여 식각전에 포토레지스트에서 형성된 마스크 패턴 사이즈를 사용자가 원하는 선폭 만큼으로 줄이는 과정이 필요한데 이를 포토레지스트 레슨 공정이라고 한다.
상기 포토레지스트는 광조사에 의해 화학반응이 유기되고, 그 결과 발생하는 미조사부와 조사부의 현상액에 대한 용해성의 차이를 이용하여 패턴을 형성하는 고분자수지이다.
여기서, 일반적인 포토레지스트 레슨 방법에 대한 설명을 하기에 앞서, 반도체 소자의 식각 방법에 대하여 설명한다.
먼저, 필드산화막이 형성된 반도체 기판(1)의 상부에 순차적으로 질화막(2)과 산화막(3)을 증착한후,그 산화막(3)의 상부에 바크필름(4)을 코팅한 다음 그 바크필름(4) 상부에 사진식각 공정을 통해 부분적으로 포토레지스트(5) 패턴을 형성 하는데, 이때 상기 질화막(2)은 반도체 소자의 층간 절연막이며, 산화막(3)은 평탄화막이고, 상기 사진 식각공정은 바크필름(4)의 상부전면에 포토레지스트(5)를 도포한후, 마스크에 의하여 노광 및 현상하여 식각할 영역의 포토레지스트(5)를 제거한다.
그런 다음, 상기 형성된 포토레지스트(5) 패턴을 적용하여 산화막(3) 및 질화막(2)을 식각한후, 포토레지스트(5)를 제거한다.
이때, 디바이스 소자가 고집적화됨에 따라 0.25um 이하의 패턴 형성 기술이 요구되는데, 종래에는 포토 레지스트 패턴 레슨방법으로 도1과 같이
Figure 111999013323899-pat00002
가스 혼합물을 이용하여 포토 레지스트(5) 패턴의 폭을 줄이는데, 즉, 상기
Figure 111999013323899-pat00003
가스 혼합물에 의하여 형성된 플라즈마 내의 산소기(Oxygen Radical)에 의한 화학 반응만을 이용하여 포토레지스트(5) 패턴의 폭을 줄인다.
또한, 0.2um이하의 리소공정에서는 포토레지스트 패턴 형성시 바크(BARC:Bottom Anti-Reflective Coating)를 코팅하여 사용하는데, 포토 레지스트 레슨 공정에서 그 바크막을 제거하지 못하고 식각 장치에서 제거하게 된다.
그러나, 상기와 같은 종래 기술은
Figure 111999013323899-pat00004
가스 혼합물에 의하여 형성된 플라즈마 내의 산소기(Oxygen Radical)에 의한 화학 반응만을 이용하기 때문에 0.2um이하의 포토레지스트 패턴에서 포토레지스트 로스가 포토레지스트 길이 방향보다 세로방향이 크게되어 패턴의 휨현상이 발생하게 되는 문제점이 있고, 또한 0.2um 이하의 리소 공 정에서는 패턴 형성시 바크를 코팅하여 사용하는데 포토레지스트 레슨공정에서 바크막을 거의 제거하지 못하여 이를 식각장치에서 제거하게 되고, 이로 인해 이물의 증가를 일으키는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 CF4/CHF3/Ar 혼합가스를 이용하여 0.2μm 이하의 미세 패턴을 형성하는데 적당하도록 한 포토 레지스트 레슨방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 본 발명은 필드 산화막이 형성된 반도체 기판의 상부에 순차적으로 질화막과 산화막을 증착한후, 그 산화막의 상부에 바크필름을 코팅한 다음 사진 식각공정을 통해 포토레지스트 패턴을 부분적으로 형성하는 단계와; 상기 포토레지스트 패턴을 적용하여 산화막 및 질화막을 순차적으로 식각한후 포토레지스트를 제거하는 단계로 이루어진 반도체 식각 방법에 있어서, 상기 포토레지스트 패턴을 CF4/CHF3/Ar 혼합가스를 전력범위가 1000W 이하이고 압력범위가 1500mT 이하인 RIE플라즈마 식각 장치에 주입하여 형성된 플라즈마내의 라디컬과 이온들에 의한 화학반응과 스퍼터링을 이용하여 0.2um 이하의 미세패턴으로 레슨되는 것을 특징으로 한다.
이하, 본 발명에 의한 포토 레지스트 레슨 방법에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명에 의한 포토레지스트 레슨 방법을 적용하여 0.2um이하의 미세패턴을 형성한 모습을 보인도로서, 필드산화막이 형성된 반도체 기판(1)의 상부에 순차적으로 질화막(2)과 산화막(3)을 증착한후,그 산화막(3)의 상부에 바크(BARC:4) 필름을 코팅한 다음, 사진식각 공정을 통해 부분적으로 포토레지스트(5)를 형성하는데, 이때, 상기 포토 레지스트(5) 형성시 그 포토레지스트 하부에 바크(BARC)를 코팅하여 사용한다.
여기서, 상기 질화막(2)은 반도체 소자의 층간 절연막이며, 산화막(3)은 평탄화막이고, 상기 사진 식각공정은 바크필름(4)의 상부 전면에 포토레지스트(5)를 도포한후, 마스크에 의하여 노광 및 현상하여 식각할 영역의 포토레지스트(5)를 제거한다.
그런 다음, 상기 형성된 포토레지스트(5) 패턴을 적용하여 산화막(3) 및 질화막(2)을 식각한후, 포토레지스트(5)를 제거한다.
이때, 상기 포토레지스트(5) 패턴의 폭을 줄이는 레슨 공정시, CF4/CHF3/Ar 혼합가스를 고압의 RIE플라즈마 식각 장치에 주입하여 형성된 플라즈마내의 라디컬(Radical)과 이온들에 의한 화학반응과 스퍼터링(Sputtering)을 이용하여 상기 포토레지스트(5) 패턴을 0.2um 이하의 미세 패턴으로 레슨한다.
즉, 본 발명은 CF4/CHF3/Ar 혼합가스를 고압의 RIE플라즈마 식각 장치에 주입하면서 웨이퍼가 놓인 캐소드(Cathode)에 일정한 파워를 가하여 플라즈마를 형성하고, 그 형성된 플라즈마내의 이온 및 라디컬(Radical)은 캐소드(Cathode)에 인가된 파워에 의하여 웨이퍼로 이동하고, 그 웨이퍼로 이동된 이온의 스퍼터링(Sputtering) 식각과 라디컬의 습식각에 의하여 포토레지스트(5) 패턴의 폭을 일정하게 식각하면서 DUV 리소(Litho)에서 사용된 바크(BARC) 필름을 깨끗하게 식각하게 된다.
여기서, RIE플라즈마 식각 장치의 공정 파라미터중 전력범위는 1000W 이하이고, 압 력범위는 1500mT 이하이며, CF4/CHF3/Ar 혼합가스를 이용한 레슨 공정에서 CF4 가스의 유량범위는 10sccm~100sccm, CHF3 가스의 유량범위는 10sccm~150sccm,Ar가스의 유량범위는 500sccm~1500sccm이다.
이상에서 상세히 설명한 바와같이 본 발명은 포토 레지스트 패턴의 사이드 로스량을 원하는 패턴 사이즈까지 포토레지스트 패턴의 이탈없이 만들수 있고, 또한 DUV리소에서 사용된 바크 필름을 완전하게 제거하여 메인 패턴 식각 장치에서 바크 필름의 식각으로 인한 이물의 발생을 방지할 수있는 효과가 있다.

Claims (4)

  1. 필드 산화막이 형성된 반도체 기판의 상부에 순차적으로 질화막과 산화막을 증착한후, 그 산화막의 상부에 바크 필름을 코팅한 다음 사진식각공정을 통해 포토레지스트 패턴을 부분적으로 형성하는 단계와; 상기 포토레지스트 패턴을 적용하여 산화막 및 질화막을 순차적으로 식각한후 포토레지스트를 제거하는 단계로 이루어진 반도체 식각 방법에 있어서, 상기 포토레지스트 패턴을 CF4/CHF3/Ar 혼합가스를 전력범위가 1000W 이하이고 압력범위가 1500mT 이하인 RIE플라즈마 식각 장치에 주입하여 형성된 플라즈마내의 라디컬과 이온들에 의한 화학반응과 스퍼터링을 이용하여 0.2μm 이하의 미세패턴으로 레슨하는 것을 특징으로 하는 포토레지스트 레슨 방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 혼합가스중 CF4 가스의 유량범위는 10sccm ~100sccm이고, CHF3 가스의 유량범위는 10sccm ~150sccm이며, Ar가스의 유량범위는 500sccm~1500sccm인 것을 특징으로 하는 포토 레지스트 레슨 방법.
KR1019990045589A 1999-10-20 1999-10-20 포토 레지스트 레슨방법 KR100557980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045589A KR100557980B1 (ko) 1999-10-20 1999-10-20 포토 레지스트 레슨방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045589A KR100557980B1 (ko) 1999-10-20 1999-10-20 포토 레지스트 레슨방법

Publications (2)

Publication Number Publication Date
KR20010037859A KR20010037859A (ko) 2001-05-15
KR100557980B1 true KR100557980B1 (ko) 2006-03-07

Family

ID=19616142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045589A KR100557980B1 (ko) 1999-10-20 1999-10-20 포토 레지스트 레슨방법

Country Status (1)

Country Link
KR (1) KR100557980B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720533B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 식각 공정 후의 세정 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307328A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd パターン形成方法
KR970017934A (ko) * 1995-09-07 1997-04-30 김광호 반사방지막(arc)을 이용한 미세패턴 형성방법
KR980012063A (ko) * 1996-07-15 1998-04-30 조셉 제이. 스위니 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
KR19980054350A (ko) * 1996-12-27 1998-09-25 문정환 반사방지막(arc) 식각방법
KR19980064754A (ko) * 1996-12-23 1998-10-07 윌리엄비.켐플러 무반사 코팅을 플라즈마 에칭하기 위한 공정
JPH11168088A (ja) * 1997-12-05 1999-06-22 Yamaha Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307328A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd パターン形成方法
KR970017934A (ko) * 1995-09-07 1997-04-30 김광호 반사방지막(arc)을 이용한 미세패턴 형성방법
KR980012063A (ko) * 1996-07-15 1998-04-30 조셉 제이. 스위니 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
KR19980064754A (ko) * 1996-12-23 1998-10-07 윌리엄비.켐플러 무반사 코팅을 플라즈마 에칭하기 위한 공정
KR19980054350A (ko) * 1996-12-27 1998-09-25 문정환 반사방지막(arc) 식각방법
JPH11168088A (ja) * 1997-12-05 1999-06-22 Yamaha Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010037859A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100232187B1 (ko) 반사방지막 식각방법
US8247302B2 (en) Methods of fabricating substrates
KR100209698B1 (ko) 유기 반사방지막 식각방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR20080061651A (ko) 반도체 소자의 형성방법
US6406836B1 (en) Method of stripping photoresist using re-coating material
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
KR100557980B1 (ko) 포토 레지스트 레슨방법
KR100268926B1 (ko) 반도체소자의 배선 형성방법
US5372677A (en) Method of manufacturing semiconductor devices
CN111834201A (zh) 半导体工艺方法
KR100506876B1 (ko) 반도체소자의 제조방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
KR100752172B1 (ko) 콘택홀 형성 방법
KR100790294B1 (ko) 반도체 소자의 제조 방법
KR0164073B1 (ko) 반도체 소자 제조방법
KR0172856B1 (ko) 미세패턴 형성방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100370166B1 (ko) 반도체 소자의 게이트 전극 형성 방법
TODOKORO Double-layer resist-films for optical and electron beam microlithography
KR100252916B1 (ko) 알루미늄 합금막의 부식방지방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100733704B1 (ko) 게이트 형성 방법
Chan et al. Resist hardening by fluorocarbon plasma for electron-beam and optical mix-and-match lithography

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee