KR100232187B1 - 반사방지막 식각방법 - Google Patents

반사방지막 식각방법 Download PDF

Info

Publication number
KR100232187B1
KR100232187B1 KR1019960073498A KR19960073498A KR100232187B1 KR 100232187 B1 KR100232187 B1 KR 100232187B1 KR 1019960073498 A KR1019960073498 A KR 1019960073498A KR 19960073498 A KR19960073498 A KR 19960073498A KR 100232187 B1 KR100232187 B1 KR 100232187B1
Authority
KR
South Korea
Prior art keywords
organic
etching
gas
film
photoresist
Prior art date
Application number
KR1019960073498A
Other languages
English (en)
Other versions
KR19980054350A (ko
Inventor
임명호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960073498A priority Critical patent/KR100232187B1/ko
Priority to US08/884,624 priority patent/US6080678A/en
Priority to JP9304023A priority patent/JPH10199864A/ja
Publication of KR19980054350A publication Critical patent/KR19980054350A/ko
Application granted granted Critical
Publication of KR100232187B1 publication Critical patent/KR100232187B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반사방지막의 식각방법에 관한 것으로 반사방지막의 식각시 마스크로 사용되는 포토레지스트의 손실을 최소화하여 정확한 패턴을 형성하므로서 그 하부의 층에 가해질 수 있는 손실을 미연에 방지하기 위한 것이다. 이를위해서는 피식각층상에 상기 유기반사방지막을 형성하는 공정과, 상기 유기반사방지막상에 포토레지스트를 도포한 후 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 이용하고 O2가스와 SO2가스를 혼합한 플라즈마를 사용하여 상기 유기반사방지막을 식각하는 공정을 포함하여 이루어진다.

Description

반사방지막 식각방법
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 반사방지막(ARC : Anti reflective coating)식각방법에 관한 것이다.
최근에 소자의 집적도가 증가해짐에 따라 CD(Critical Demension)도 비례하여 작아지는 추세에 있다.
종래 1M급에서는 0.81㎛, 64M급에서는 0.351㎛, 256M급에서는 0.251㎛ 그리고 1G급에서는 0.181㎛로 작아지고 있다.
따라서 패터닝을 위한 노광방법도 종래 i- 라인에서 DUV(Deep UV)노광방법으로 전환되고 있다.
추후 1G급 이상에서는 X-ray노광방법이 채택될 것으로 예상된다.
일반적으로 유기 반사방지막(ARC : Anti-reflective coatings)은 아래와 같이 아르메틱 폴리설폰 구조(Aromatic polysulfone structure)를 갖는다.
즉, 반사방지막을 구성하는 구성물이 상기와 같은 아르메틱 폴리셜폰 구조를 가질 경우에 DUV(Deep Ultraviolet) 마이크로리소그래피에 대해 유용한 반사방지막으로 사용된다.
일반적으로 BARC는 유기성분과 무기성분으로 구분되며 유기성분의 ARC는 포토레지스트와 같은 C, H, O 등의 성분을 가지며 점도가 높은 특성이 있다.
그리고 무기성분의 ARC는 SiO2계열 또는 카본(C)계열이 주성분이다.
이하, 종래의 반사방지막 식각방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1(a)도 내지 제1(c)도는 종래의 유기 반사방지막 식각방법을 나타낸 공정도이다.
먼저, 제1(a)도에 도시한 바와같이 반도체기판(1)상에 선택적으로 식각하고자 하는 식각층(2)이 형성되고 상기 식각층(2)상에 유기 반사방지막(ARC)(3)을 형성한다.
그리고 상기 유기 반사방지막(3)상에 포토레지스트(4)를 도포한 후 노광 및 현상공정으로 포토레지스트(4)를 패터닝한다.
이어서, 제1(b)도에 도시한 바와같이 O2플라즈마에 N2또는 플루오닌을 포함하는 화합물 가스인 N2, CHF3, CF4, C2F6등의 가스를 첨가하여 다운 스트림 형태의 식각 또는 반응성 이온식각(RIE) 혹은 MERIE등의 장비에서 식각공정을 수행한다.
이때 상기 첨가된 가스에 의해 상기 포토레지스트(4) 하부의 유기 반사방지막(3)의 양측면에는 CNx, CHFx, CFx등의 폴리머(4a)가 형성된다.
그리고 상기 포토레지스트(4)의 상부가 손실(loss)된다.
여기서 손실된 포토레지스트(4)의 두께를 “b”라고 하고 상기 포토레지스트(4)에 의한 유효 마스크의 두께를 “a”라고 할 경우, a/b의 값은 아주 작아진다.
이어, 제1(c)도에 도시한 바와같이 포토레지스트(4)를 제거한 후 상기 유기 반사방지막(3)을 마스크로 이용하여 식각층(2)을 선택적으로 제거하면 종래기술에 따른 공정을 완료하게 된다.
이와같은 종래 반사방지막 식각방법은 다음과 같은 문제점이 있었다.
즉, a/b의 값이 매우 작아지므로 포토레지스트의 유효 마스크의 두께가 비례적으로 작아지게되어 피식각층의 식각시 마스킹역할이 불량하다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 피식각층 식각시 마스크로 사용되는 포토레지스트의 두께를 확보하는데 적당한 반사방지막 식각방법을 제공하는데 그 목적이 있다.
제1(a)도 내지 제1(c)도는 종래 반사방지막의 식각방법을 나타낸 공정단면도.
제2(a)도 내지 제2(c)도는 본 발명의 반사방지막의 식각방법을 나타낸 공정단면도.
제3도는 본 발명과 종래기술에 따른 CD를 비교한 그래프.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 22 : 절연층
23 : 피식각층 24 : 반사방지막
25 : 포토레지스트
상기의 목적을 달성하기 위한 본 발명의 반사방지막 식각방법은 유기반사방지막의 식각에 있어서, 피식각층상에 상기 반사방지막을 형성하는 공정과, 상기 반사방지막상에 포토레지스트를 도포한 후 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 이용하고 O2가스와 SO2가스를 혼합한 플라즈마를 사용하여 상기 반사방지막을 식각하는 공정을 포함하여 이루어진다.
이하, 본 발명의 반사방지막 식각방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 본 발명의 반사방지막 식각방법은 상기 유기반사방지막 식각시 피식각층을 마스킹하는 포토레지스트의 유효두께를 최대한 확보하기 위해 O2에 SO2가스를 첨가한 것이다.
이를위한 본 발명의 반사방지막 식각방법을 제2(a)도 내지 제2(c)도에 나타내었다.
제2(a)도에 도시한 바와같이 반도체기판(21)상에 형성된 절연층(22)위에 식각하고자 하는 식각층(23)을 형성한다.
상기 식각층(23)상에 유기반사방지막(24)을 형성한 후 상기 유기반사방지막(24)상에 포토레지스트(25)르 도포한 후 상기 포토레지스트(25)를 노광 및 현상공정을 통해 패터닝한다.
여기서 상기 유기반사방지막(24)의 두께는 상기 포토레지스트(25)보다 얇게 형성하며 아르메틱 폴리설폰 구조를 갖는다.
그리고 제2(b)도에 도시한 바와같이 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 그 하부의 유기반사방지막(24)을 식각한다.
이때 상기 식각에 사용되는 가스로서는 O2에 SO2가스를 혼합한 가스를 사용하며 상기 유기반사방지막(24)과 포토레지스트(25)의 식각율은 약 1:1이다.
이와같이 O2+ SO2가스를 사용하여 유기반사방지막(24)을 식각할 경우 상기 포토레지스트(25)의 상부가 손실되는 양을 최소화 시킬 수 있다.
이는 SO2가스가 포토레지스트(25)의 식각을 저지하기 때문이다.
즉, 패터닝된 포토레지스트(25)를 마스크로 하고 O2가스와 SO2가스를 포함한 혼합가스의 플라즈마를 이용하여 유기반사방지막(24)을 식각할 때 O2가스는 포토레지스트(25)와 유기반사방지막(24)을 식각하는 기능을 하며 SO2가스는 상기 포토레지스트(25)와 유기반사방지막(24)을 식각하는 기능과 더불어 포토레지스트(25)의 에로션(errosion)을 방지하는 기능을 한다.
또한 SO2가스는 상기 SO2가스와 포토레지스트(25) 및 유기반사방지막(24)의 탄소성분과의 결합으로 CS2화합물이 형성되고 이러한 화합물은 식각되는 유기반사방지막(24)의 측벽 및 포토레지스트(25)의 측면에 부착되어 상기 유기반사방지막(24) 및 포토레지스트(25)의 측면이 식각되는 것을 보호하는 패시베이션 역할을 한다.
여기서 에로션이란 유기반사방지막의 식각시 마스크 기능을 하는 포토레지스트 패턴의 에지부분등이 다른 부분보다 심하게 침식되는 현상을 말하며 이로인해 적정한 포토레지스트 패턴의 크기를 유지하기 어렵게 된다.
유기반사방지막(24)의 식각시 O2가스는 포토레지스트(25) 및 유기반사방지막(24)과 반응하여 CO 또는 CO2가스가 되고 SO2가스는 포토레지스트(25) 및 유기반사방지막(24)과 반응하여 CS2가 되며 CS2는 바이퍼(Vapor)압력이 낮아 배기되지 않고 포토레지스트 패턴 및 유기반사방지막의 측면에 잔류되어 측면 식각을 방지하는 패시베이션 기능을 한다.
결과적으로 포토레지스트(25)의 손실(“b”)이 적다는 것은 그 하부의 유기반사방지막(24)을 식각하는 데 마스크로 사용되는 포토레지스트의 유효두께(“a”)를 최대한 확보할 수 있음을 의미한다.
여기서 상기 유기반사방지막(24)을 식각함에 따른 공정조건은 다음과 같다.
상기 O2및 SO2가스 각각의 유량은 5~50sccm의 범위로 한다.
그리고 식각에 따른 상부 소오스파워는 350~450W의 범위로 하고 하부 소오스파워는 100~300W의 범위로 한다.
또한 식각에 따른 압력은 3~10mT의 범위로 한다.
이때 공정에 따른 최적조건은 상기 O2의 유량을 5~15sccm으로 하고 SO2의 유량은 10~30sccm의 범위로 한다.
그리고 상부 소오스파워는 450W, 하부 소오스파워는 250W로 하고 압력은 5mT로 한다.
이와같은 공정조건에 의해 상기 유기반사방지막(24)을 식각했을 때 마스크로 사용되는 포토레지스트(25)의 손실두께 “b”와 유효마스크의 두께 “a”의 비 즉, a/b≒1.2가 된다.
이어서, 제2(c)도는 식각된 유기반사방지막(24)을 마스크로 이용하여 그 하부의 피식각층(23)을 식각한 모습을 나타낸 공정단면도이다.
제2(b)도 및 제2(c)도에서와 같이 포토레지스트(25)에 의한 유효마스크의 두께를 최대로 확보할 수 있기 때문에 유기반사방지막(24) 및 피식각층(23)의 식각시 정확하게 패턴을 형성할 수 있다.
이어서 제3도는 본 발명과 종래기술에 따른 CD손실과 a/b값을 그래프로 비교하여 나타낸 것이다.
즉, 종래 유기반사방지막을 식각하기 위한 식각가스를 O2플라즈마를 사용했을 경우, 또는 O2+ N2플라즈마를 사용했을 경우의 종래기술과 본 발명의 O2+ SO2플라즈마를 사용했을 경우를 비교한 것이다.
제3도에 도시한 바와같이 본 발명의 O2+ SO2플라즈마를 이용하여 유기반사방지막을 식각하면 포토레지스트의 손실과 마스킹의 유효두께의 비(a/b)의 값이 약 1.2 정도로 크게할 수 있고 아울러 CD손실도 최소화 할 수 있음을 알 수 있다.
이상 상술한 바와같이 본 발명의 반사방지막 식각방법은 다음과 같은 효과가 있다.
유기반사방지막 식각시 마스크로 사용되는 포토레지스트의 손실을 최소화하므로 정확한 패턴형성이 가능하여 하부의 층을 보다 정확하게 식각할 수 있다.

Claims (15)

  1. 유기반사방지막의 식각에 있어서, 피식각층상에 상기 반사방지막을 형성하는 공정과, 상기 반사방지막상에 포토레지스트를 도포한 후 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 이용하고 O2가스와 SO2가스를 혼합한 플라즈마를 사용하여 상기 반사방지막을 식각하는 공정을 포함하여 이루어짐을 특징으로 하는 반사방지막 식각방법.
  2. 제1항에 있어서, 상기 포토레지스트는 DUV(Deep UV)노광방법을 이용하는 것을 특징으로 하는 반사방지막 식각방법.
  3. 제1항에 있어서, 상기 유기반사방지막 식각시 상부 소오스파워는 350~500W의 범위로 하고 하부의 소오스파워는 100~300W로 하는 것을 특징으로 하는 반사방지막 식각방법.
  4. 제1항에 있어서, 상기 유기유기반사방지막 식각시 ICP 식각장비를 사용하는 것을 특징으로 하는 반사방지막 식각방법.
  5. 제4항에 있어서, 상기 식각장비의 압력은 3~10mT의 범위로 하는 것을 특징으로 하는 반사방지막 식각방법.
  6. 제1항에 있어서, 상기 O2와 SO2의 유량은 각각 5~50sccm 의 범위로 하는 것을 특징으로 하는 반사방지막 식각방법.
  7. 기관상에 피식각층을 형성하는 공정과, 상기 피식각층상에 유기반사방지막을 형성하는 공정과, 상기 유기반사방지막상에 포토레지스트 패턴을 형성하는 공정과, 유기반사방지막을 식각하는 제1가스와 상기 포토레지스트 패턴의 에로션을 방지하는 제2가스를 포함한 가스를 플라즈마를 사용하여 상기 유기반사방지막을 식각하는 공정을 포함하는 것을 특징으로 하는 반사방지막 식각방법.
  8. 제7항에 있어서, 상기 제1가스는 O2가스, 제2가스는 SO2가스를 포함하는 것을 특징으로 하는 반사방지막 식각방법.
  9. 제7항에 있어서, 상기 유기반사방지막은 아르메틱 폴리설폰 구조를 갖는 것을 특징으로 하는 반사방지막 식각방법.
  10. 제7항에 있어서, 상기 제2가스와 상기 유기반사방지막 및 상기 포토레지스트 패턴과 반응한 부산물이 상기 포토레지스트 패턴 및 상기 유기반사방지막의 측면에 형성되는 것을 특징으로 하는 반사방지막 식각방법.
  11. 제10항에 있어서, 상기 부산물은 CS2가스를 포함하는 것을 특징으로 하는 반사방지막 식각방법.
  12. 제7항에 있어서, 상기 유기반사방지막은 상기 포토레지스트 패턴의 두께보다 얇은 것을 특징으로 하는 반사방지막 식각방법.
  13. 기판상에 제1유기막을 형성하는 공정과, 상기 제1유기막상에 제2유기막 패턴을 형성하는 공정과, 상기 제1 및 제2 유기막을 식각하는 제1가스와 상기 제2유기막 패턴의 에로션을 방지하며 상기 제1 및 제2유기막을 식각하는 제2가스를 포함한 가스를 플라즈마를 사용하여 상기 제1유기막을 식각하는 공정을 포함하는 것을 특징으로 하는 반사방지막 식각방법.
  14. 제13항에 있어서, 상기 제1유기막은 상기 제2유기막 패턴의 두께보다 얇은 것을 특징으로 하는 반사방지막 식각방법.
  15. 제13항에 있어서, 상기 제1유기막과 제2유기막 패턴의 식각율은 1 : 1인 것을 특징으로 하는 반사방지막 식각방법.
KR1019960073498A 1996-12-27 1996-12-27 반사방지막 식각방법 KR100232187B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960073498A KR100232187B1 (ko) 1996-12-27 1996-12-27 반사방지막 식각방법
US08/884,624 US6080678A (en) 1996-12-27 1997-06-27 Method for etching anti-reflective coating film
JP9304023A JPH10199864A (ja) 1996-12-27 1997-11-06 反射防止膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073498A KR100232187B1 (ko) 1996-12-27 1996-12-27 반사방지막 식각방법

Publications (2)

Publication Number Publication Date
KR19980054350A KR19980054350A (ko) 1998-09-25
KR100232187B1 true KR100232187B1 (ko) 1999-12-01

Family

ID=19491366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073498A KR100232187B1 (ko) 1996-12-27 1996-12-27 반사방지막 식각방법

Country Status (3)

Country Link
US (1) US6080678A (ko)
JP (1) JPH10199864A (ko)
KR (1) KR100232187B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187688B1 (en) * 1997-01-21 2001-02-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP3093720B2 (ja) * 1998-04-08 2000-10-03 松下電子工業株式会社 パターン形成方法
US20020003126A1 (en) * 1999-04-13 2002-01-10 Ajay Kumar Method of etching silicon nitride
KR100557980B1 (ko) * 1999-10-20 2006-03-07 주식회사 하이닉스반도체 포토 레지스트 레슨방법
WO2002029879A1 (de) * 2000-10-04 2002-04-11 Infineon Technologies Ag Verfahren zum ätzen von organischen antireflexionsschichten
US6737222B2 (en) 2000-11-21 2004-05-18 Advanced Micro Devices, Inc. Dual damascene process utilizing a bi-layer imaging layer
US6630407B2 (en) 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6617257B2 (en) 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6541360B1 (en) * 2001-04-30 2003-04-01 Advanced Micro Devices, Inc. Bi-layer trim etch process to form integrated circuit gate structures
US6534418B1 (en) 2001-04-30 2003-03-18 Advanced Micro Devices, Inc. Use of silicon containing imaging layer to define sub-resolution gate structures
US6753266B1 (en) 2001-04-30 2004-06-22 Advanced Micro Devices, Inc. Method of enhancing gate patterning properties with reflective hard mask
KR100415088B1 (ko) 2001-10-15 2004-01-13 주식회사 하이닉스반도체 반도체장치의 제조방법
DE10156865A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zum Ausbilden einer Struktur in einem Halbleitersubstrat
US6548423B1 (en) 2002-01-16 2003-04-15 Advanced Micro Devices, Inc. Multilayer anti-reflective coating process for integrated circuit fabrication
US6551938B1 (en) 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
US6743726B2 (en) * 2002-07-11 2004-06-01 Promos Technologies, Inc. Method for etching a trench through an anti-reflective coating
JP3913145B2 (ja) * 2002-08-28 2007-05-09 松下電器産業株式会社 パターン形成方法
KR100494147B1 (ko) * 2002-10-08 2005-06-13 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
TWI258635B (en) * 2002-11-27 2006-07-21 Tokyo Ohka Kogyo Co Ltd Undercoating material for wiring, embedded material, and wiring formation method
US6720256B1 (en) 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning
US7344991B2 (en) * 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
AU2003297861A1 (en) * 2002-12-23 2004-07-29 Tokyo Electron Limited Method and apparatus for bilayer photoresist dry development
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US8048325B2 (en) * 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
KR100539962B1 (ko) * 2003-07-03 2005-12-28 매그나칩 반도체 유한회사 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법
US7538026B1 (en) 2005-04-04 2009-05-26 Advanced Micro Devices, Inc. Multilayer low reflectivity hard mask and process therefor
US7361588B2 (en) * 2005-04-04 2008-04-22 Advanced Micro Devices, Inc. Etch process for CD reduction of arc material
US8367303B2 (en) 2006-07-14 2013-02-05 Micron Technology, Inc. Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US20090042399A1 (en) * 2007-08-08 2009-02-12 Brian Ashley Smith Method for Dry Develop of Trilayer Photoresist Patterns
US8476168B2 (en) 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US10541146B2 (en) * 2017-04-26 2020-01-21 Tokyo Electron Limited Method of cyclic plasma etching of organic film using sulfur-based chemistry
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
FR2673763A1 (fr) * 1991-03-06 1992-09-11 Centre Nat Rech Scient Procede de gravure anisotrope des polymeres par plasma.
JPH05217883A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 多層レジストのエッチング方法

Also Published As

Publication number Publication date
JPH10199864A (ja) 1998-07-31
US6080678A (en) 2000-06-27
KR19980054350A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100232187B1 (ko) 반사방지막 식각방법
US6030541A (en) Process for defining a pattern using an anti-reflective coating and structure therefor
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
KR100209698B1 (ko) 유기 반사방지막 식각방법
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
EP0588087B1 (en) Method of forming a resist pattern using an optimized anti-reflective layer
KR100277150B1 (ko) 반도체 장치 제조 방법
EP1053566B1 (en) Method and composition for dry photoresist stripping in semiconductor fabrication
US5342481A (en) Dry etching method
KR20090016874A (ko) 반도체 소자 제조 방법
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
KR100551071B1 (ko) 반도체소자 제조방법
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
KR100506876B1 (ko) 반도체소자의 제조방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100202183B1 (ko) 반도체장치의 접촉 홀 형성방법
KR100687858B1 (ko) 반도체소자의 패터닝 방법
KR100557980B1 (ko) 포토 레지스트 레슨방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
US6797638B2 (en) Plasma-etching process for molybdenum silicon nitride layers on half-tone phase masks based on gas mixtures containing monofluoromethane and oxygen
KR20020046478A (ko) 하부반사방지막의 식각 방법
KR100232185B1 (ko) 하부 반사방지막 식각방법
KR100358124B1 (ko) 반도체 소자에서 유기반사방지막의 식각 선택비 개선 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee