JPH05217883A - 多層レジストのエッチング方法 - Google Patents
多層レジストのエッチング方法Info
- Publication number
- JPH05217883A JPH05217883A JP1780892A JP1780892A JPH05217883A JP H05217883 A JPH05217883 A JP H05217883A JP 1780892 A JP1780892 A JP 1780892A JP 1780892 A JP1780892 A JP 1780892A JP H05217883 A JPH05217883 A JP H05217883A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- intermediate layer
- etching
- layer resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 この発明は、下層レジストのサイドエッチン
グを防止することができるように改良された、多層レジ
ストのエッチング方法を提供することを主要な特徴とす
る。 【構成】 半導体基板１の上に下層レジスト２を形成す
る。下層レジスト２の上に、シリコン原子を含む中間層
３を形成する。中間層３の上に、上層レジストパターン
４を形成する。上層レジストパターン４をマスクにし
て、中間層３を選択的にエッチングし、それによって中
間層のパターン３ａを形成する。中間層のパターン３ａ
をマスクにして、酸素と還元性ガスとからなる混合ガス
を用いて、下層レジスト２を反応性イオンエッチング
し、それによって下層レジストパターン２ａを形成す
る。
グを防止することができるように改良された、多層レジ
ストのエッチング方法を提供することを主要な特徴とす
る。 【構成】 半導体基板１の上に下層レジスト２を形成す
る。下層レジスト２の上に、シリコン原子を含む中間層
３を形成する。中間層３の上に、上層レジストパターン
４を形成する。上層レジストパターン４をマスクにし
て、中間層３を選択的にエッチングし、それによって中
間層のパターン３ａを形成する。中間層のパターン３ａ
をマスクにして、酸素と還元性ガスとからなる混合ガス
を用いて、下層レジスト２を反応性イオンエッチング
し、それによって下層レジストパターン２ａを形成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、一般的に多層レジス
トのエッチング方法に関するものであり、より特定的に
は、下層レジストのサイドエッチングを防止することが
できるように改良された、多層レジストのエッチング方
法に関する。
トのエッチング方法に関するものであり、より特定的に
は、下層レジストのサイドエッチングを防止することが
できるように改良された、多層レジストのエッチング方
法に関する。
【０００２】
【従来の技術】図３は、従来の多層レジストのエッチン
グプロセスの順序の各工程における半導体装置の部分断
面図である。
グプロセスの順序の各工程における半導体装置の部分断
面図である。
【０００３】図３（ａ）を参照して、半導体基板１の上
に、下層レジスト２を形成する。下層レジスト２の上に
中間層３たとえばＳｉを含有するスピンオングラス塗布
膜（ＳＯＧ膜）を形成する。中間層３の上に、上層レジ
ストパターン４を形成するための上層レジストを形成す
る。上層レジストを、写真製版によりパターニングし、
それによって上層レジストパターン４を形成する。
に、下層レジスト２を形成する。下層レジスト２の上に
中間層３たとえばＳｉを含有するスピンオングラス塗布
膜（ＳＯＧ膜）を形成する。中間層３の上に、上層レジ
ストパターン４を形成するための上層レジストを形成す
る。上層レジストを、写真製版によりパターニングし、
それによって上層レジストパターン４を形成する。
【０００４】図３（ｂ）を参照して、上層レジストパタ
ーン４をマスクにして、ＣＨＦ3 ガスを用いた反応性イ
オンエッチングにより、中間層３を選択的にエッチング
し、それによって中間層パターン３ａを形成する。
ーン４をマスクにして、ＣＨＦ3 ガスを用いた反応性イ
オンエッチングにより、中間層３を選択的にエッチング
し、それによって中間層パターン３ａを形成する。
【０００５】図３（ｃ）を参照して、中間層パターン３
ａをマスクにして、Ｏ2 ガスを用いた反応性イオンエッ
チングにより、下層レジスト２を選択的にエッチングす
る。これによって、下層レジストのパターン２ａが形成
される。次に、図示しないが、下層レジストパターン２
ａをマスクにして、半導体基板１の選択的エッチングを
行なう。
ａをマスクにして、Ｏ2 ガスを用いた反応性イオンエッ
チングにより、下層レジスト２を選択的にエッチングす
る。これによって、下層レジストのパターン２ａが形成
される。次に、図示しないが、下層レジストパターン２
ａをマスクにして、半導体基板１の選択的エッチングを
行なう。
【０００６】
【発明が解決しようとする課題】従来の多層レジストの
エッチング方法は、以上のように構成されていたので、
図３（ｃ）を参照して、オーバエッチング時に、活性な
Ｏ原子ラジカル６によって、下層レジストパターン２の
側壁５がサイドエッチングされるという問題点があっ
た。
エッチング方法は、以上のように構成されていたので、
図３（ｃ）を参照して、オーバエッチング時に、活性な
Ｏ原子ラジカル６によって、下層レジストパターン２の
側壁５がサイドエッチングされるという問題点があっ
た。
【０００７】この発明は，上記のような問題点を解決す
るためになされたもので、下層レジストのサイドエッチ
ングを防止することができるように改良された、多層レ
ジストのエッチング方法を提供することを目的とする。
るためになされたもので、下層レジストのサイドエッチ
ングを防止することができるように改良された、多層レ
ジストのエッチング方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る、多層レ
ジストのエッチング方法においては、まず半導体基板の
上に下層レジストを形成する。上記下層レジストの上
に、シリコン原子を含む中間層を形成する。上記中間層
の上に上層レジストを形成する。上記上層レジストを所
定の形状にパターニングする。パターニングされた上記
上層レジストをマスクにして、上記中間層を選択的にエ
ッチングし、それによって上記中間層のパターンを形成
する。上記中間層のパターンをマスクにして、酸素と還
元性ガスとからなる混合ガスを用いて、上記下層レジス
トを反応性イオンエッチングする。
ジストのエッチング方法においては、まず半導体基板の
上に下層レジストを形成する。上記下層レジストの上
に、シリコン原子を含む中間層を形成する。上記中間層
の上に上層レジストを形成する。上記上層レジストを所
定の形状にパターニングする。パターニングされた上記
上層レジストをマスクにして、上記中間層を選択的にエ
ッチングし、それによって上記中間層のパターンを形成
する。上記中間層のパターンをマスクにして、酸素と還
元性ガスとからなる混合ガスを用いて、上記下層レジス
トを反応性イオンエッチングする。
【０００９】上記還元性ガスには、水素、ギ酸、一酸化
炭素または一酸化窒素が好ましく用いられる。
炭素または一酸化窒素が好ましく用いられる。
【００１０】また、上記還元性ガスには、ジシラン、シ
ラン、硫化水素、一酸化硫黄、ヨウ化水素、臭化水素、
塩化水素等の、埋積性を有するガスも好ましく用いられ
る。
ラン、硫化水素、一酸化硫黄、ヨウ化水素、臭化水素、
塩化水素等の、埋積性を有するガスも好ましく用いられ
る。
【００１１】
【作用】この発明によれば、中間層のパターンをマスク
にして下層レジストを酸素ガスを用いて反応性イオンエ
ッチングする際、還元性ガスを添加している。したがっ
て、オーバエッチング時に過剰となる酸素原子ラジカル
を、還元性ガスで低減させることができる。
にして下層レジストを酸素ガスを用いて反応性イオンエ
ッチングする際、還元性ガスを添加している。したがっ
て、オーバエッチング時に過剰となる酸素原子ラジカル
を、還元性ガスで低減させることができる。
【００１２】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【００１３】図１は、この発明の一実施例に係る多層レ
ジストのエッチング方法の順序の各工程における半導体
装置の部分断面図である。
ジストのエッチング方法の順序の各工程における半導体
装置の部分断面図である。
【００１４】図１（ａ）を参照して、半導体基板１の上
に下層レジスト２を形成する。下層レジスト２の上にＳ
ｉを含有する中間層３、たとえばスピンオングラス膜
（ＳＯＧ膜）を形成する。中間層３の上に上層レジスト
パターン４を形成するための上層レジストを形成する。
上層レジストを写真製版により露光し、現像し上層レジ
ストパターン４を形成する。
に下層レジスト２を形成する。下層レジスト２の上にＳ
ｉを含有する中間層３、たとえばスピンオングラス膜
（ＳＯＧ膜）を形成する。中間層３の上に上層レジスト
パターン４を形成するための上層レジストを形成する。
上層レジストを写真製版により露光し、現像し上層レジ
ストパターン４を形成する。
【００１５】図１（ｂ）を参照して、上層レジストパタ
ーン４をマスクにして、ＣＨＦ3 ガスを用いた反応性イ
オンエッチング法により、中間層３をエッチングし、中
間層パターン３ａを形成する。
ーン４をマスクにして、ＣＨＦ3 ガスを用いた反応性イ
オンエッチング法により、中間層３をエッチングし、中
間層パターン３ａを形成する。
【００１６】図１（ｃ）を参照して、中間層パターン３
ａをマスクにして、Ｏ2 ガスに還元性の一酸化炭素（Ｃ
Ｏ）ガス７を添加した混合ガスを用いて、反応性イオン
エッチング法により、下層レジスト２を異方性エッチン
グし、それよって下層レジストパターン２ａを形成す
る。
ａをマスクにして、Ｏ2 ガスに還元性の一酸化炭素（Ｃ
Ｏ）ガス７を添加した混合ガスを用いて、反応性イオン
エッチング法により、下層レジスト２を異方性エッチン
グし、それよって下層レジストパターン２ａを形成す
る。
【００１７】酸素ガスに還元性ガスである一酸化炭素
（ＣＯ）７を添加するため、特に、オーバエッチング時
において過剰となる活性な酸素原子ラジカル６は次式
（１）の反応に従って還元される。
（ＣＯ）７を添加するため、特に、オーバエッチング時
において過剰となる活性な酸素原子ラジカル６は次式
（１）の反応に従って還元される。
【００１８】Ｏ＋ＣＯ→ＣＯ2 ↑ …（１） すなわち、活性な酸素原子ラジカル６は一酸化炭素７と
反応し、二酸化炭素となり、酸素原子ラジカル６の密度
が低下する。その結果、下層レジストパターン２ａのサ
イドエッチングが防止される。
反応し、二酸化炭素となり、酸素原子ラジカル６の密度
が低下する。その結果、下層レジストパターン２ａのサ
イドエッチングが防止される。
【００１９】代表的なエッチング条件を、表１に整理す
る。
る。
【００２０】
【表１】
【００２１】なお、上記実施例では、酸素ガスに添加す
るガスとして、還元性の一酸化炭素を例示したが、この
発明はこれに限られるものでなく、還元性の水素、ギ
酸、一酸化窒素を用いても、実施例と同様の効果を奏す
る。
るガスとして、還元性の一酸化炭素を例示したが、この
発明はこれに限られるものでなく、還元性の水素、ギ
酸、一酸化窒素を用いても、実施例と同様の効果を奏す
る。
【００２２】図２は、この発明の他の実施例に係る多層
レジストのエッチング方法の順序の各工程における半導
体装置の部分断面図である。図２（ａ）と（ｂ）に示す
工程は、図１（ａ）と（ｂ）に示す工程と同じであるの
で、同一部分には同一の参照番号を付し、その説明を繰
返さない。
レジストのエッチング方法の順序の各工程における半導
体装置の部分断面図である。図２（ａ）と（ｂ）に示す
工程は、図１（ａ）と（ｂ）に示す工程と同じであるの
で、同一部分には同一の参照番号を付し、その説明を繰
返さない。
【００２３】図２（ｃ）を参照して、中間層パターン３
ａをマスクとし、下層レジスト２を、酸素ガスに、還元
性であってかつ埋積性を有するガスたとえば硫化水素
（Ｈ2Ｓ）を添加した混合ガスを用いて、反応性イオン
エッチング法により、異方性エッチングを行なう。
ａをマスクとし、下層レジスト２を、酸素ガスに、還元
性であってかつ埋積性を有するガスたとえば硫化水素
（Ｈ2Ｓ）を添加した混合ガスを用いて、反応性イオン
エッチング法により、異方性エッチングを行なう。
【００２４】この場合、エッチングガスとしての酸素ガ
スに、還元性であり、かつ埋積性を有するガス硫化水素
を添加するため、特にオーバエッチング時に過剰となる
活性な酸素原子ラジカルが還元され、ＳＯx ，ＣＳx の
硫化物が形成され、これらの硫化物が、下層レジストパ
ターン２ａの側壁に付着し、側壁保護膜９が形成され
る。なお、図２（ｃ）において、６は酸素原子ラジカ
ル、７は還元性ラジカル（Ｈ，Ｓ等）、８は埋積性を有
する反応生成物（ＳＯx ，ＣＳx 等）を表わしている。
スに、還元性であり、かつ埋積性を有するガス硫化水素
を添加するため、特にオーバエッチング時に過剰となる
活性な酸素原子ラジカルが還元され、ＳＯx ，ＣＳx の
硫化物が形成され、これらの硫化物が、下層レジストパ
ターン２ａの側壁に付着し、側壁保護膜９が形成され
る。なお、図２（ｃ）において、６は酸素原子ラジカ
ル、７は還元性ラジカル（Ｈ，Ｓ等）、８は埋積性を有
する反応生成物（ＳＯx ，ＣＳx 等）を表わしている。
【００２５】代表的なエッチング条件を、表２に求め
る。
る。
【００２６】
【表２】
【００２７】なお、上記実施例では、埋積性を有する還
元性ガスとして、硫化水素を用いる場合を例示したが、
この発明はこれに限られるものでなく、ジシラン、シラ
ン、一酸化イオウ、ヨウ化水素、臭化水素、塩化水素で
あっても同様の効果を実現する。
元性ガスとして、硫化水素を用いる場合を例示したが、
この発明はこれに限られるものでなく、ジシラン、シラ
ン、一酸化イオウ、ヨウ化水素、臭化水素、塩化水素で
あっても同様の効果を実現する。
【００２８】
【発明の効果】以上説明したとおり、この発明によれ
ば、中間層のパターンをマスクにして下層レジストを酸
素ガスを用いて反応性イオンエッチングする際に、還元
性ガスを添加している。したがって、オーバエッチング
時に過剰となる酸素原子ラジカルを、還元性ガスで低減
させることができる。その結果、生成した下層レジスト
パターンの側壁はサイドエッチングされない。
ば、中間層のパターンをマスクにして下層レジストを酸
素ガスを用いて反応性イオンエッチングする際に、還元
性ガスを添加している。したがって、オーバエッチング
時に過剰となる酸素原子ラジカルを、還元性ガスで低減
させることができる。その結果、生成した下層レジスト
パターンの側壁はサイドエッチングされない。
【図１】この発明の一実施例にかかる多層レジストのエ
ッチング方法の順序の各工程における半導体装置の部分
断面図である。
ッチング方法の順序の各工程における半導体装置の部分
断面図である。
【図２】この発明の他の実施例にかかる、多層レジスト
のエッチング方法の順序の各工程における半導体装置の
部分断面図である。
のエッチング方法の順序の各工程における半導体装置の
部分断面図である。
【図３】従来の、多層レジストのエッチング方法の順序
の各工程における半導体装置の部分断面図である。
の各工程における半導体装置の部分断面図である。
１ 半導体基板 ２ 下層レジスト ３ 中間層 ４ 上層レジストパターン ６ 酸素原子ラジカル ７ 一酸化炭素
Claims (1)
- 【請求項１】 半導体基板の上に下層レジストを形成す
る工程と、 前記下層レジストの上に、シリコン原子を含む中間層を
形成する工程と、 前記中間層の上に上層レジストを形成する工程と、 前記上層レジストを所定の形状にパターニングする工程
と、 パターニングされた前記上層レジストをマスクにして、
前記中間層を選択的にエッチングし、それによって前記
中間層のパターンを形成する工程と、 前記中間層のパターンをマスクにして、酸素と還元性ガ
スとからなる混合ガスを用いて、前記下層レジストを反
応性イオンエッチングする工程と、を備えた、多層レジ
ストのエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1780892A JPH05217883A (ja) | 1992-02-03 | 1992-02-03 | 多層レジストのエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1780892A JPH05217883A (ja) | 1992-02-03 | 1992-02-03 | 多層レジストのエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05217883A true JPH05217883A (ja) | 1993-08-27 |
Family
ID=11954032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1780892A Withdrawn JPH05217883A (ja) | 1992-02-03 | 1992-02-03 | 多層レジストのエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05217883A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080678A (en) * | 1996-12-27 | 2000-06-27 | Lg Semicon Co., Ltd. | Method for etching anti-reflective coating film |
| US6576393B1 (en) | 1999-04-12 | 2003-06-10 | Jsr Corporation | Composition for resist underlayer film and method for producing the same |
| JP2007165703A (ja) * | 2005-12-15 | 2007-06-28 | Nec Electronics Corp | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
-
1992
- 1992-02-03 JP JP1780892A patent/JPH05217883A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080678A (en) * | 1996-12-27 | 2000-06-27 | Lg Semicon Co., Ltd. | Method for etching anti-reflective coating film |
| US6576393B1 (en) | 1999-04-12 | 2003-06-10 | Jsr Corporation | Composition for resist underlayer film and method for producing the same |
| JP2007165703A (ja) * | 2005-12-15 | 2007-06-28 | Nec Electronics Corp | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
| US7754543B2 (en) | 2005-12-15 | 2010-07-13 | Nec Electronics Corporation | Method of patterning multiple-layered resist film and method of manufacturing semiconductor device |
| JP4734111B2 (ja) * | 2005-12-15 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255022B1 (en) | Dry development process for a bi-layer resist system utilized to reduce microloading | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US20010036732A1 (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| CN112017946B (zh) | 半导体结构的形成方法、晶体管 | |
| US4496419A (en) | Fine line patterning method for submicron devices | |
| JPH10242117A (ja) | 半導体装置の製造方法 | |
| JPH0545057B2 (ja) | ||
| JPH05217883A (ja) | 多層レジストのエッチング方法 | |
| US7015136B2 (en) | Method for preventing formation of photoresist scum | |
| KR19990063182A (ko) | 에칭방법 | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| JPH0831720A (ja) | レジストマスクの形成方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JP3462485B2 (ja) | 微細レジストパターンの形成方法 | |
| JP2000082707A (ja) | 半導体装置の製造方法 | |
| JPH0661189A (ja) | ドライエッチング方法 | |
| JPH05217961A (ja) | シリコンの精密加工方法 | |
| KR0169595B1 (ko) | 미세패턴 제조방법 | |
| KR0151176B1 (ko) | 포토레지스트 건식 제거 방법 | |
| US6156668A (en) | Method for forming a fine pattern in a semiconductor device | |
| JPH06232091A (ja) | シリコン層の異方性加工方法 | |
| KR20010047180A (ko) | 반도체 장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |