JP3316407B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3316407B2 JP3316407B2 JP04179897A JP4179897A JP3316407B2 JP 3316407 B2 JP3316407 B2 JP 3316407B2 JP 04179897 A JP04179897 A JP 04179897A JP 4179897 A JP4179897 A JP 4179897A JP 3316407 B2 JP3316407 B2 JP 3316407B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- chlorine
- flow rate
- pattern
- arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims description 50
- 239000000460 chlorine Substances 0.000 claims description 38
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 32
- 229910052801 chlorine Inorganic materials 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- -1 halogen hydrocarbon Chemical class 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 101150046212 ARC2 gene Proteins 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、さらに詳しくは有機性の反射防止
膜（ＡＲＣ）のドライエッチングプロセスに関するもの
である。
方法に関するもので、さらに詳しくは有機性の反射防止
膜（ＡＲＣ）のドライエッチングプロセスに関するもの
である。
【０００２】
【従来の技術】近年の半導体装置の微細化は著しく、フ
ォトリソグラフィ技術で半導体基板上に微細なレジスト
パターンを形成する工程において、下地に段差や反射率
の異なる２種類以上の膜が存在するような場合、下地か
らの反射によってフォト後のパターンにくびれやその他
の不良を生じる場合がある。このような現象の対処法と
して、フォトレジストの下にＡＲＣを形成し、下地から
の反射光を適切に抑え、フォト後のパターン不良を防ぐ
方法がある。このＡＲＣはフォトレジストパターンをマ
スクとしてドライエッチングにて加工するが、従来のド
ライエッチングには問題がある。
ォトリソグラフィ技術で半導体基板上に微細なレジスト
パターンを形成する工程において、下地に段差や反射率
の異なる２種類以上の膜が存在するような場合、下地か
らの反射によってフォト後のパターンにくびれやその他
の不良を生じる場合がある。このような現象の対処法と
して、フォトレジストの下にＡＲＣを形成し、下地から
の反射光を適切に抑え、フォト後のパターン不良を防ぐ
方法がある。このＡＲＣはフォトレジストパターンをマ
スクとしてドライエッチングにて加工するが、従来のド
ライエッチングには問題がある。
【０００３】以下に、図２を用いて、従来技術の説明を
する。
する。
【０００４】まず、シリコン基板２１上に、被エッチン
グ膜２２、ＡＲＣ２３、フォトレジストパターン２４が
存在し、レジストパターン２４をマスクにしてＡＲＣ２
３をエッチングする場合、従来では、エッチングガスに
フッ素を含むハロゲン炭化水素（例えば、ＣＨＦ3やＣ
Ｆ4）と酸素との混合ガスでエッチングをしていた（図
２（ａ））。
グ膜２２、ＡＲＣ２３、フォトレジストパターン２４が
存在し、レジストパターン２４をマスクにしてＡＲＣ２
３をエッチングする場合、従来では、エッチングガスに
フッ素を含むハロゲン炭化水素（例えば、ＣＨＦ3やＣ
Ｆ4）と酸素との混合ガスでエッチングをしていた（図
２（ａ））。
【０００５】
【発明が解決しようとする課題】しかし、上述の方法で
は、パターン側壁のデポ量のコントロールが難しい。即
ち、デポ物は主としてハロゲン炭化水素の分解によって
生成されているため、エッチシフト量のパターン疎密依
存性が大きく、配線パターンの間隔が広いほどパターン
側壁に対するハロゲン炭化水素のデポ量が多くなるの
で、通常エッチ後の疎パターン２５は密パターン２６に
比べて線幅が大きく太る傾向がある（図２（ｂ））。
は、パターン側壁のデポ量のコントロールが難しい。即
ち、デポ物は主としてハロゲン炭化水素の分解によって
生成されているため、エッチシフト量のパターン疎密依
存性が大きく、配線パターンの間隔が広いほどパターン
側壁に対するハロゲン炭化水素のデポ量が多くなるの
で、通常エッチ後の疎パターン２５は密パターン２６に
比べて線幅が大きく太る傾向がある（図２（ｂ））。
【０００６】また、この条件はエッチングガス中にフッ
素が含まれているため、被エッチング膜２２がシリコン
化合物である場合、ＡＲＣエッチのオーバーエッチ時に
被エッチング膜２２が膜減りを起こし（図２（ｃ））、
後工程のプロセス制御に不利な影響を与え、また、リワ
ークも困難になる。
素が含まれているため、被エッチング膜２２がシリコン
化合物である場合、ＡＲＣエッチのオーバーエッチ時に
被エッチング膜２２が膜減りを起こし（図２（ｃ））、
後工程のプロセス制御に不利な影響を与え、また、リワ
ークも困難になる。
【０００７】即ち、ＡＲＣとをエッチングした後、レジ
ストとＡＲＣとをマスクに被エッチング膜をエッチング
するような場合、ＡＲＣエッチング時に被エッチング膜
もエッチングされているようなときに、プロセス的には
被エッチング膜の膜厚が薄くなっているため終点検出が
困難になる。また、形状的には段差の側壁にデポ物が堆
積されるので、エッチングシフトが大きくなるなどの不
具合が生じる。
ストとＡＲＣとをマスクに被エッチング膜をエッチング
するような場合、ＡＲＣエッチング時に被エッチング膜
もエッチングされているようなときに、プロセス的には
被エッチング膜の膜厚が薄くなっているため終点検出が
困難になる。また、形状的には段差の側壁にデポ物が堆
積されるので、エッチングシフトが大きくなるなどの不
具合が生じる。
【０００８】また、パターンの疎密依存性を解決すべく
アルゴンとＯ2とをエッチングガスに用いる方法も提案
されているが、この方法はパターンの疎密依存性は少な
くなるが、パターン側壁にデポ物が堆積されないため、
疎パターン、密パターンともに線幅が大きく細るという
問題がある。
アルゴンとＯ2とをエッチングガスに用いる方法も提案
されているが、この方法はパターンの疎密依存性は少な
くなるが、パターン側壁にデポ物が堆積されないため、
疎パターン、密パターンともに線幅が大きく細るという
問題がある。
【０００９】
【課題を解決するための手段】請求項１記載の本発明の
半導体装置の製造方法は、ウエハ上に形成された下地か
らの反射を防止する有機性の反射防止膜を、レジストマ
スクを用いて、ドライエッチングするを有する半導体装
置の製造方法において、ウエハ温度を、塩素ガスと被エ
ッチング材料との反応の結果生成される物質が堆積する
ような温度に保持し、塩素と酸素とからなるエッチング
ガス又は塩素と酸素とを含むエッチングガスを用いるこ
とを特徴とするものである。
半導体装置の製造方法は、ウエハ上に形成された下地か
らの反射を防止する有機性の反射防止膜を、レジストマ
スクを用いて、ドライエッチングするを有する半導体装
置の製造方法において、ウエハ温度を、塩素ガスと被エ
ッチング材料との反応の結果生成される物質が堆積する
ような温度に保持し、塩素と酸素とからなるエッチング
ガス又は塩素と酸素とを含むエッチングガスを用いるこ
とを特徴とするものである。
【００１０】また、請求項２記載の本発明の半導体装置
の製造方法は、エッチングガスの塩素と酸素との流量に
対する塩素の流量比が３０％以上であることを特徴とす
る、請求項１記載の半導体装置の製造方法である。
の製造方法は、エッチングガスの塩素と酸素との流量に
対する塩素の流量比が３０％以上であることを特徴とす
る、請求項１記載の半導体装置の製造方法である。
【００１１】ＡＲＣをドライエッチングする工程におい
て、ＡＲＣ膜の構成元素である炭素（Ｃ）とエッチング
ガスの塩素（Ｃｌ）との反応による生成物を昇化させず
にパターン側壁にデポするために、下部電極の温度を一
定温度以下に保ち、エッチングガスに塩素と酸素、若し
くはこれらを含むガスを用いてエッチングする。
て、ＡＲＣ膜の構成元素である炭素（Ｃ）とエッチング
ガスの塩素（Ｃｌ）との反応による生成物を昇化させず
にパターン側壁にデポするために、下部電極の温度を一
定温度以下に保ち、エッチングガスに塩素と酸素、若し
くはこれらを含むガスを用いてエッチングする。
【００１２】また、この場合ＲＦバイアスパワーを低く
押えると、スパッタエッチング効果によるエッチング後
のパターン形状くずれを防ぎ、より良好なエッチング後
パターン形状が得られる。ＡＲＣの構成元素は炭素
（Ｃ）であるため、エッチングガスのうち酸素は炭素と
反応し、ＣＯとして昇化するが、塩素はウエハが一定温
度以下の低温領域ではＣＣｌ系の物質が生成され、昇化
せずデポ物となる。このことから、エッチングガス中の
塩素流量比が小さいと、パターン側壁へのデポ物が減
り、塩素流量比が大きくなるとパターン側壁へのデポ物
が増える。図３に本発明による、エッチングガスのうち
塩素の流量と酸素の流量との合計に対する塩素の流量比
（Ｃｌ2／Ｃｌ2＋Ｏ2）とＡＲＣのエッチングレート、
均一性との関係を示し、図４に本発明による、エッチン
グガスのうち塩素の流量と酸素の流量との合計に対する
塩素の流量比（Ｃｌ2／Ｃｌ2＋Ｏ2）とエッチングシフ
トとの関係を示す。この図において、塩素の流量比が大
きくなるにしたがって、ＡＲＣのエッチングレート及び
均一性が下がり、また、エッチングシフト及び疎密依存
性は小さくなるという傾向がある。
押えると、スパッタエッチング効果によるエッチング後
のパターン形状くずれを防ぎ、より良好なエッチング後
パターン形状が得られる。ＡＲＣの構成元素は炭素
（Ｃ）であるため、エッチングガスのうち酸素は炭素と
反応し、ＣＯとして昇化するが、塩素はウエハが一定温
度以下の低温領域ではＣＣｌ系の物質が生成され、昇化
せずデポ物となる。このことから、エッチングガス中の
塩素流量比が小さいと、パターン側壁へのデポ物が減
り、塩素流量比が大きくなるとパターン側壁へのデポ物
が増える。図３に本発明による、エッチングガスのうち
塩素の流量と酸素の流量との合計に対する塩素の流量比
（Ｃｌ2／Ｃｌ2＋Ｏ2）とＡＲＣのエッチングレート、
均一性との関係を示し、図４に本発明による、エッチン
グガスのうち塩素の流量と酸素の流量との合計に対する
塩素の流量比（Ｃｌ2／Ｃｌ2＋Ｏ2）とエッチングシフ
トとの関係を示す。この図において、塩素の流量比が大
きくなるにしたがって、ＡＲＣのエッチングレート及び
均一性が下がり、また、エッチングシフト及び疎密依存
性は小さくなるという傾向がある。
【００１３】図５に実験でのフォト後（Ａ．Ｄ．）線幅
と塩素流量比に対するエッチング後線幅との関係を示
す。図５から、塩素流量比が小さくなると、フォト後の
パターン疎密依存性は小さくなるが、エッチングによる
シフトが大きくなる。一方、塩素の流量比が大きくなる
と、エッチングシフト量が小さく、且つ、そのパターン
疎密依存の小さいエッチングがされていることが分か
る。
と塩素流量比に対するエッチング後線幅との関係を示
す。図５から、塩素流量比が小さくなると、フォト後の
パターン疎密依存性は小さくなるが、エッチングによる
シフトが大きくなる。一方、塩素の流量比が大きくなる
と、エッチングシフト量が小さく、且つ、そのパターン
疎密依存の小さいエッチングがされていることが分か
る。
【００１４】また、上述のように、ＡＲＣのエッチング
条件はＲＦバイアスパワーを低く抑えると良好なパター
ン形状が得られるだけでなく、下地のシリコン化合物の
エッチングが抑えられ、プロセス制御性が向上する。更
に、図６にＲＦパワーと下地膜及びフォトレジストのエ
ッチングレートとの関係を示す。図６により、ＲＦパワ
ーを低くすると、下地膜のエッチングレートは下がり、
特にこの場合、６０Ｗ以下では、下地エッチングレート
は１０Å以下にすることができるので、エッチング後の
リワークが可能となる。
条件はＲＦバイアスパワーを低く抑えると良好なパター
ン形状が得られるだけでなく、下地のシリコン化合物の
エッチングが抑えられ、プロセス制御性が向上する。更
に、図６にＲＦパワーと下地膜及びフォトレジストのエ
ッチングレートとの関係を示す。図６により、ＲＦパワ
ーを低くすると、下地膜のエッチングレートは下がり、
特にこの場合、６０Ｗ以下では、下地エッチングレート
は１０Å以下にすることができるので、エッチング後の
リワークが可能となる。
【００１５】
【実施の形態】以下、一実施の形態に基づいて本発明に
ついて詳細に説明する。
ついて詳細に説明する。
【００１６】図１は本発明の一実施の形態の半導体装置
の製造工程を示す図である。図１において、１はシリコ
ン基板、２はゲート酸化膜、３はロコス酸化膜、４はポ
リシリコン膜、５は炭素を主成分とした、有機性の反射
防止膜（ＡＲＣ）、６はフォトレジスト、７はフォトレ
ジストパターン、８はＡＲＣパターンを示す。
の製造工程を示す図である。図１において、１はシリコ
ン基板、２はゲート酸化膜、３はロコス酸化膜、４はポ
リシリコン膜、５は炭素を主成分とした、有機性の反射
防止膜（ＡＲＣ）、６はフォトレジスト、７はフォトレ
ジストパターン、８はＡＲＣパターンを示す。
【００１７】以下、図１を用いて本発明の一実施の形態
の半導体装置の製造工程を説明する。
の半導体装置の製造工程を説明する。
【００１８】まず、シリコン基板１上にゲート酸化膜２
を１００Å、ロコス酸化膜３を３０００Å熱酸化法にて
形成する（図１（ａ））。その上に、ポリシリコン膜４
を１０００ÅＣＶＤ法にて形成する（図１（ｂ））。次
に、ポリシリコン膜４上にＡＲＣ膜５をスピン塗布にて
１０００Å形成する（図１（ｃ））。続いて、ＡＲＣ膜
５上にフォトレジスト６をスピン塗布する（図１
（ｄ））。ＡＲＣとして、本実施の形態では、東京応化
製の商品名「ＳＷＫ」を用いた。その後、露光、現像に
よって、フォトレジストパターン７を形成する（図１
（ｅ））。
を１００Å、ロコス酸化膜３を３０００Å熱酸化法にて
形成する（図１（ａ））。その上に、ポリシリコン膜４
を１０００ÅＣＶＤ法にて形成する（図１（ｂ））。次
に、ポリシリコン膜４上にＡＲＣ膜５をスピン塗布にて
１０００Å形成する（図１（ｃ））。続いて、ＡＲＣ膜
５上にフォトレジスト６をスピン塗布する（図１
（ｄ））。ＡＲＣとして、本実施の形態では、東京応化
製の商品名「ＳＷＫ」を用いた。その後、露光、現像に
よって、フォトレジストパターン７を形成する（図１
（ｅ））。
【００１９】次に、ウエハをＥＣＲエッチング装置で、
エッチングガスが酸素（Ｏ2）（流量を１２ｓｃｃｍ）
と塩素（Ｃｌ2）（流量を１８ｓｃｃｍ）との混合ガス
とし、μ波パワーが２００Ｗ、ＲＦパワーが６０Ｗ、圧
力が３ｍｔｏｒｒ、ウエハ温度が、塩素ガスとＡＲＣ又
はレジストの反応によって生じるＣＣｌ系の物質が昇化
せず、デポ物となるような温度、例えば、−３５℃で３
０％のオーバーエッチングを行い、エッチ後ＡＲＣパタ
ーン８を得る（図１（ｆ））。
エッチングガスが酸素（Ｏ2）（流量を１２ｓｃｃｍ）
と塩素（Ｃｌ2）（流量を１８ｓｃｃｍ）との混合ガス
とし、μ波パワーが２００Ｗ、ＲＦパワーが６０Ｗ、圧
力が３ｍｔｏｒｒ、ウエハ温度が、塩素ガスとＡＲＣ又
はレジストの反応によって生じるＣＣｌ系の物質が昇化
せず、デポ物となるような温度、例えば、−３５℃で３
０％のオーバーエッチングを行い、エッチ後ＡＲＣパタ
ーン８を得る（図１（ｆ））。
【００２０】この後、フォトレジストパターン７をマス
クに通常の条件でポリシリコン膜４をエッチングする。
この時点で、下地ポリシリコン膜４のＡＲＣオーバーエ
ッチングによる掘れはないため、この時点でパターンに
不良がある場合、ダウンフロー型レジストアッシャー装
置で、μ波が１０００Ｗ、アッシングガスが酸素（流量
を５０００ｓｃｃｍ）、圧力が１．６ｔｏｒｒ、ウエハ
温度が２３０℃で１００％のオーバーアッシングを行い
（図１（ｇ））、フォトレジストパターン７及びＡＲＣ
パターン８を除去すれば、リワーク完了となる（図１
（ｈ））。
クに通常の条件でポリシリコン膜４をエッチングする。
この時点で、下地ポリシリコン膜４のＡＲＣオーバーエ
ッチングによる掘れはないため、この時点でパターンに
不良がある場合、ダウンフロー型レジストアッシャー装
置で、μ波が１０００Ｗ、アッシングガスが酸素（流量
を５０００ｓｃｃｍ）、圧力が１．６ｔｏｒｒ、ウエハ
温度が２３０℃で１００％のオーバーアッシングを行い
（図１（ｇ））、フォトレジストパターン７及びＡＲＣ
パターン８を除去すれば、リワーク完了となる（図１
（ｈ））。
【００２１】そこで、再度レジストパターンを形成し、
ＡＲＣをエッチングすることで、形状不良のないパター
ンを形成することができ、そのパターンをマスクにして
ポリシリコン膜４をエッチングする。
ＡＲＣをエッチングすることで、形状不良のないパター
ンを形成することができ、そのパターンをマスクにして
ポリシリコン膜４をエッチングする。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明を
用い、ＡＲＣのエッチングに塩素と酸素との混合ガス又
は塩素と酸素とを含む混合ガスを用い、塩素の流量を塩
素と酸素との流量の合計の３０％以上とし、ウエハ温度
を極低温に保つことにより、フォトレジストパターンの
側壁に形成されるデポ物の量をパターンの疎密に拘わら
ずエッチングシフト量を同程度にコントロールできる。
用い、ＡＲＣのエッチングに塩素と酸素との混合ガス又
は塩素と酸素とを含む混合ガスを用い、塩素の流量を塩
素と酸素との流量の合計の３０％以上とし、ウエハ温度
を極低温に保つことにより、フォトレジストパターンの
側壁に形成されるデポ物の量をパターンの疎密に拘わら
ずエッチングシフト量を同程度にコントロールできる。
【００２３】また、上述のように塩素の流量比が３０％
以上であれば本発明の効果が得られるが、塩素の流量比
が４５％以上となると、パターンの疎密依存性はほとん
ど無くなり、エッチングシフト量もより小さくすること
ができる。
以上であれば本発明の効果が得られるが、塩素の流量比
が４５％以上となると、パターンの疎密依存性はほとん
ど無くなり、エッチングシフト量もより小さくすること
ができる。
【００２４】更に、ＲＦパワーを低くし、下地選択比を
高くしプロセス制御性向上、リワーク工程の確立に寄与
することができる。
高くしプロセス制御性向上、リワーク工程の確立に寄与
することができる。
【図１】本発明の一実施の形態の半導体装置の製造工程
図である。
図である。
【図２】従来技術の半導体装置の製造工程図である。
【図３】塩素の流量／（塩素の流量＋酸素の流量）とＡ
ＲＣのエッチングレート及び均一性との関係を示す図で
ある。
ＲＣのエッチングレート及び均一性との関係を示す図で
ある。
【図４】塩素の流量／（塩素の流量＋酸素の流量）とエ
ッチングシフトとの関係を示す図である。
ッチングシフトとの関係を示す図である。
【図５】フォト後（Ａ．Ｄ．）線幅と、塩素の流量／
（塩素の流量＋酸素の流量）に対するエッチング後線幅
の関係を示す図である。
（塩素の流量＋酸素の流量）に対するエッチング後線幅
の関係を示す図である。
【図６】ＲＦパワーと下地エッチングレート及びフォト
レジストのエッチングレートとの関係を示す図である。
レジストのエッチングレートとの関係を示す図である。
１ シリコン基板 ２ ゲート酸化膜 ３ ロコス酸化膜 ４ ポリシリコン膜 ５ ＡＲＣ膜 ６ フォトレジスト ７ フォトレジストパターン ８ ＡＲＣパターン
Claims (2)
- 【請求項１】 ウエハ上に形成された下地からの反射を
防止する有機性の反射防止膜を、レジストマスクを用い
て、ドライエッチングをする半導体装置の製造方法にお
いて、 ウエハ温度を、塩素ガスと被エッチング材料との反応の
結果生成される物質が堆積するような温度に保持し、塩
素と酸素とからなるエッチングガス又は塩素と酸素とを
含むエッチングガスを用いており、ＲＦバイアスパワー
を６０Ｗ以下に抑えることを特徴とする、半導体装置の
製造方法。 - 【請求項２】 エッチングガスの塩素と酸素との流量に
対する塩素の流量比が３０％以上であることを特徴とす
る、請求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04179897A JP3316407B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置の製造方法 |
| US09/028,488 US6046114A (en) | 1997-02-26 | 1998-02-24 | Method for producing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04179897A JP3316407B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242117A JPH10242117A (ja) | 1998-09-11 |
| JP3316407B2 true JP3316407B2 (ja) | 2002-08-19 |
Family
ID=12618365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04179897A Expired - Fee Related JP3316407B2 (ja) | 1997-02-26 | 1997-02-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6046114A (ja) |
| JP (1) | JP3316407B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3316407B2 (ja) * | 1997-02-26 | 2002-08-19 | シャープ株式会社 | 半導体装置の製造方法 |
| US6235640B1 (en) * | 1998-09-01 | 2001-05-22 | Lam Research Corporation | Techniques for forming contact holes through to a silicon layer of a substrate |
| JP2000208767A (ja) | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3253604B2 (ja) | 1998-11-13 | 2002-02-04 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2001144029A (ja) * | 1998-11-13 | 2001-05-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6323047B1 (en) * | 1999-08-03 | 2001-11-27 | Advanced Micro Devices, Inc. | Method for monitoring second gate over-etch in a semiconductor device |
| US6197687B1 (en) * | 1999-09-13 | 2001-03-06 | Advanced Micro Devices, Inc. | Method of patterning field dielectric regions in a semiconductor device |
| JP4382926B2 (ja) * | 1999-09-29 | 2009-12-16 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| KR100358124B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자에서 유기반사방지막의 식각 선택비 개선 방법 |
| KR100390815B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 게이트전극 형성 방법 |
| US20030092281A1 (en) * | 2001-11-13 | 2003-05-15 | Chartered Semiconductors Manufactured Limited | Method for organic barc and photoresist trimming process |
| JP2005026292A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | 半導体装置及びその製造方法、半導体製造装置 |
| JP4727171B2 (ja) * | 2003-09-29 | 2011-07-20 | 東京エレクトロン株式会社 | エッチング方法 |
| KR100745901B1 (ko) * | 2005-05-19 | 2007-08-02 | 주식회사 하이닉스반도체 | 포토레지스트 패턴 코팅용 조성물 및 이를 이용한 미세패턴형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970004447B1 (ko) * | 1993-09-08 | 1997-03-27 | 삼성전자 주식회사 | 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
| JP3438313B2 (ja) * | 1994-05-12 | 2003-08-18 | 富士通株式会社 | パターン形成方法 |
| JP3316407B2 (ja) * | 1997-02-26 | 2002-08-19 | シャープ株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-02-26 JP JP04179897A patent/JP3316407B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-24 US US09/028,488 patent/US6046114A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242117A (ja) | 1998-09-11 |
| US6046114A (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563723B2 (en) | Critical dimension control for integrated circuits | |
| US6348405B1 (en) | Interconnection forming method utilizing an inorganic antireflection layer | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US6156629A (en) | Method for patterning a polysilicon gate in deep submicron technology | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| JP3209169B2 (ja) | ゲート電極の形成方法 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| US5332653A (en) | Process for forming a conductive region without photoresist-related reflective notching damage | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| US7226867B2 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JP3253604B2 (ja) | 半導体装置の製造方法 | |
| US20050161640A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| US6103630A (en) | Adding SF6 gas to improve metal undercut for hardmask metal etching | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JP3116276B2 (ja) | 感光膜のエッチング方法 | |
| JP2000208767A (ja) | 半導体装置の製造方法 | |
| US6743726B2 (en) | Method for etching a trench through an anti-reflective coating | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US20030064599A1 (en) | Pattern forming method | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| JP3450253B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |