JPS6210311B2 - - Google Patents

Info

Publication number
JPS6210311B2
JPS6210311B2 JP57203857A JP20385782A JPS6210311B2 JP S6210311 B2 JPS6210311 B2 JP S6210311B2 JP 57203857 A JP57203857 A JP 57203857A JP 20385782 A JP20385782 A JP 20385782A JP S6210311 B2 JPS6210311 B2 JP S6210311B2
Authority
JP
Japan
Prior art keywords
etching
gas
silicon
dry etching
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57203857A
Other languages
English (en)
Other versions
JPS5993880A (ja
Inventor
Isamu Hijikata
Akira Uehara
Hisashi Nakane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Denshi Kagaku KK
Original Assignee
Tokyo Denshi Kagaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Denshi Kagaku KK filed Critical Tokyo Denshi Kagaku KK
Priority to JP57203857A priority Critical patent/JPS5993880A/ja
Priority to US06/551,898 priority patent/US4465553A/en
Publication of JPS5993880A publication Critical patent/JPS5993880A/ja
Publication of JPS6210311B2 publication Critical patent/JPS6210311B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
本発明は、基板表面に形成された金属、シリコ
ン又はその化合物の被膜のドライエツチング方
法、さらに詳しくは、プラズマ発生用ガスとし
て、特定の化合物の組合せを用いて精度の高いド
ライエツチングを行う方法に関するものである。 従来、集積回路のような電子素子の製造に際
し、プラズマエツチング、スパツタリングエツチ
ング、反応性イオンエツチング（RIE）、イオン
ビームエツチングなどのドライエツチング技術が
広く用いられている。このドライエツチング技術
は、溶液法のようなウエツトエツチング技術に比
べて、微細加工性、制御性に優れ、工程の簡略
化、自動化が容易で、公害問題も極めて少ないな
どの利点を有するが、それぞれ特殊な装置を必要
とし、また一般にエツチレートの高い反応ガスを
用いるとパターン部のアンダーカツトが大きく、
微細パターンの形成が困難になり、反対に、アン
ダーカツトの少ない反応ガスを用いるとエツチレ
ートが低くなり、長いエツチング処理時間を必要
とするなど工業的に実施する場合に問題となる点
が多い。 シリコン化合物、特にLSIで重要なポリシリコ
ンのエツチングでは、一般に数％の酸素ガスを含
んだ四フツ化炭素（CF4）が用いられている。こ
のエツチングガスは3000〜6000Å／分の高いエツ
チレートを有し、選択性、取扱い性、安全性など
の面で優れているため、現在最も広く実用されて
いるが、この混合ガスによるエツチングは等方性
エツチングであつて、エツチング後のパターン幅
がマスクのそれより狭くなる傾向があり、３μｍ
以下のパターン幅のエツチングは実質的に困難で
ある。したがつて、このようにエツチング精度の
悪いガスは、高精度の微細パターンの形成には使
用できないため、高集積度化や高性能化に対応し
て要求される高度の微細加工を行うには、異方性
エツチングが必要とされている。 しかし、一般に微細パターンのエツチングで
は、異方性とエツチング速度と相反する関係があ
り、例えば六フツ化イオウ（SF6）ガスは高いエ
ツチレートを有するが、アンダーカツトが大き
く、精度が悪いため微細パターン形成用エツチン
グガスとしては使用できない。一方、四塩化炭素
（CCl4）、クロロペンタフルオロエタン
（C2ClF5）又は六フツ化エタン（C2F6）と塩素
（Cl2）との混合ガスなどを用いれば、アンダーカ
ツトの少ない異方性エツチングが可能であるが、
エツチレートは通常1000〜2000Å／分程度と低い
ため、エツチング処理時間が長くなり、その結果
レジストマスクの膜減りや下地との選択性エツチ
ングが問題となる。このように、いずれにしても
異方性エツチングとエツチング速度は相反し、両
性能を合せ備えたプラズマ発生ガスは、これまで
知られていなかつた。 本発明者らは、このようなドライエツチングの
実状に鑑み、エツチング速度が大きくかつ良好な
異方性エツチングにより高精度の微細パターンを
形成させる方法について鋭意研究を重ねた結果、
プラズマ発生ガスとしてクロロペンタフルオロエ
タンと六フツ化イオウとの混合ガスを用いること
により、良好なエツチング効果が得られることを
見出し、本発明をなすに至つた。 すなわち本発明は、基板表面に形成された金
属、シリコン又はシリコン化合物の被膜をドライ
エツチングするに際し、プラズマ発生用ガスとし
てクロロペンタフルオロエタンと六フツ化イオウ
との混合ガスを使用することを特徴とするドライ
エツチング方法を提供するものである。 本発明の方法において、例えばシリコン基板の
表面に薄膜状に形成される被エツチング物は、金
属、シリコン又はそれらの化合物であつて、その
ような物質としては、例えば単結晶又は多結晶シ
リコン、シリコン酸化物並びに窒化物、モリブデ
ン、ニオブ、タングステンなどの金属、モリブデ
ンシリサイドのような金属ケイ化物などを挙げる
ことができ、またそれらに不純物をドープしたも
のも包含される。これらの被エツチング物は、通
常知られた方法により基板表面に被膜に形成され
る。 また、本発明方法に用いるドライエツチング装
置としては、例えば平行平板電極型のプラズマエ
ツチング装置、リアクテイブオンエツチング
（RIE）装置などが適当である。 本発明方法に用いられるプラズマ発生用ガス
は、クロロペンタフルオロエタンと六フツ化イオ
ウの混合ガスであつて、それらの混合割合は、容
量比で５：95〜95：５の範囲である。六フツ化イ
オウがこれよりも多くなると、その強い等方性エ
ツチングのために大きなアンダーカツト部が生じ
て著しく精度を低下させるし、これよりも少ない
と、エツチング能力が弱すぎて、適度のエツチン
グを達成するのに長時間を要する。特に好ましい
混合割合は10：90〜90：10の容量比の範囲であ
る。またエツチング処理における反応条件下の圧
力としては、通常数Torr以下、好ましくは1Torr
以下が適当である。 前記のように、ポリシリコンや窒化シリコンな
どのシリコン化合物の微細パターンのドライエツ
チングでは、一般に、異方性エツチングを行えば
エツチレートが小さくなり、そのため下地との選
択性が低下したり、エツチレートの大きな反応性
ガスを用いればアンダーカツトが生じて精度が低
下するというのが従来の技術常識であつたにもか
かわらず、エツチレートの大きな反応性ガスの中
から選択された六フツ化イオウと異方性を良くす
る反応性ガスの中から選択されたクロロペンタフ
ルオロエタンとを特定の範囲割合で組み合わせた
混合ガスが良好な異方性エツチングとエツチレー
トを合わせ有することは全く予想外のことであつ
た。 本発明によれば、シリコン基板などに形成させ
たポリシリコン、窒化シリコンなどのシリコン化
合物の被膜を高速度で、かつ実質的にアンダーカ
ツトを形成させることなく異方性ドライエツチン
グを行なうことができ、高精度の微細パターンが
容易に形成される。 次に実施例により、本発明をさらに詳細に説明
する。 実施例 １ 直径100mmのシリコン基板表面に形成させた膜
厚6000Åのリンドープポリシリコン被膜に、線幅
３μｍのポジ型レジストパターンを形成させ、平
行平板電極型プラズマエツチング装置を用い、
C2ClF5とSF6の容量比２：１の混合ガスを反応ガ
スとしてドライエツチングを行つた。その際の反
応室内の圧力は0.6Torrで、出力200Wである。エ
ツチング処理は45秒で、エツチレートは8000Å／
分であり、実質的にアンダーカツトのない高精度
の微細パターンが得られた。 比較例 １〜３ 実施例１と同様なポジ型レジストパターンを形
成させたものを用い、同様な装置を用いて、反応
ガスとして、それぞれ４重量％の酸素を含有する
CF4，SF6単独及びC2ClF5単独を使用して同じ出
力200Wでドライエツチングを行つた。 各反応室内圧力、エツチング時間、エツチレー
トを表に示す。なお参考のために実施例の場合を
併記した。
【表】 上記各例において得られたドライエツチングパ
ターンの状態を添付図面により説明する。 第１図は、実施例１で得られた３μｍの線幅の
パターンの拡大断面図で、第２図、第３図及び第
４図は比較例１〜３のそれぞれに対応する断面図
である。第２図及び第３図は斜線で示すレジスト
パターンの両端の下側に大きなアンダーカツトが
みられ、第４図はアンダーカツト部の形成はみら
れないが、エツチレートが小さく、エツチングに
要する時間が実施例１に比べて５倍以上である。 これらに対し、本発明の方法による実施例１の
場合には、エツチレートが大きく、従つてエツチ
ング時間も極めて短かく、しかも異方性エツチン
グにより実質的にアンダーカツトの形成がみられ
ず、微細パターンが高精度で、効率よく得られる
ことがわかる。図中の斜線部１はレジストであ
り、２は被膜、３は基板である。
【図面の簡単な説明】
第１図は本発明の方法によりドライエツチング
して得られた微細ポジ型パターンの断面拡大図
で、第２図、第３図及び第４図は本発明以外の方
法によるそれぞれ異なつた条件で得られたパター
ンの断面拡大図である。

Claims (1)

  1. 【特許請求の範囲】 １ 基板表面に形成された金属、シリコン又はそ
    れらの化合物の被膜をドライエツチングするに際
    し、プラズマ発生ガスとしてクロロペンタフルオ
    ロエタンと六フツ化イオウとの混合ガスを使用す
    ることを特徴とするドライエツチング方法。 ２ クロロペンタフルオロエタンガスと六フツ化
    イオウガスとの混合ガスが、容量比で５：95〜
    95：５の範囲から成る特許請求の範囲第１項記載
    の方法。
JP57203857A 1982-11-20 1982-11-20 ドライエツチング方法 Granted JPS5993880A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57203857A JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法
US06/551,898 US4465553A (en) 1982-11-20 1983-11-15 Method for dry etching of a substrate surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203857A JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS5993880A JPS5993880A (ja) 1984-05-30
JPS6210311B2 true JPS6210311B2 (ja) 1987-03-05

Family

ID=16480840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203857A Granted JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法

Country Status (2)

Country Link
US (1) US4465553A (ja)
JP (1) JPS5993880A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4778583A (en) * 1987-05-11 1988-10-18 Eastman Kodak Company Semiconductor etching process which produces oriented sloped walls
JP2574868B2 (ja) * 1988-04-30 1997-01-22 シャープ株式会社 積層金属の反応性イオンエッチング方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330384A (en) * 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching

Also Published As

Publication number Publication date
JPS5993880A (ja) 1984-05-30
US4465553A (en) 1984-08-14

Similar Documents

Publication Publication Date Title
US4618398A (en) Dry etching method
JPH0160938B2 (ja)
JPH0545057B2 (ja)
JPS6210311B2 (ja)
JPH0312454B2 (ja)
US5409566A (en) Slope etching process
JP2681058B2 (ja) ドライエッチング方法
JPH06188224A (ja) エッチングガス
JPH05343363A (ja) ドライエッチング方法
JPS6053459B2 (ja) プラズマエツチング方法
JPH05267246A (ja) 半導体装置の製造方法
JPS6043829A (ja) ドライエッチング方法
JP2817470B2 (ja) 半導体装置の製造方法
JPS61220433A (ja) ドライエツチング方法
JP3112495B2 (ja) シリコンのエッチング方法
JPH07263406A (ja) 半導体装置の製造方法
JPH0366656B2 (ja)
JPS61131457A (ja) シリコン化合物用ドライエツチングガス
JPS61131456A (ja) シリコン化合物用ドライエツチングガス
JPH0823073B2 (ja) ドライエッチング方法
JPH03196624A (ja) ドライエッチング方法
JPH0645290A (ja) 半導体装置の製造方法
RU2057204C1 (ru) Способ получения конфигурации элементов кремнийсодержащих слоев
JPH07135198A (ja) エッチング方法
JPS6199681A (ja) 金属膜のエツチング方法