JPS5993880A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5993880A
JPS5993880A JP57203857A JP20385782A JPS5993880A JP S5993880 A JPS5993880 A JP S5993880A JP 57203857 A JP57203857 A JP 57203857A JP 20385782 A JP20385782 A JP 20385782A JP S5993880 A JPS5993880 A JP S5993880A
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
chloropentafluoroethane
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57203857A
Other languages
English (en)
Other versions
JPS6210311B2 (ja
Inventor
Isamu Hijikata
土方　勇
Akira Uehara
植原　晃
Hisashi Nakane
中根　久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKYO DENSHI KAGAKU KABUSHIKI
Tokyo Denshi Kagaku KK
Original Assignee
TOKYO DENSHI KAGAKU KABUSHIKI
Tokyo Denshi Kagaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKYO DENSHI KAGAKU KABUSHIKI, Tokyo Denshi Kagaku KK filed Critical TOKYO DENSHI KAGAKU KABUSHIKI
Priority to JP57203857A priority Critical patent/JPS5993880A/ja
Priority to US06/551,898 priority patent/US4465553A/en
Publication of JPS5993880A publication Critical patent/JPS5993880A/ja
Publication of JPS6210311B2 publication Critical patent/JPS6210311B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板表面に形成された金属、シリコン又はそ
の化合物の被膜のドライエツチング方法、さらに詳しく
は、プラズマ発生用ガスとして、特定の化合物の組合せ
を用いて精度の高いドライエツチングを行う方法に関す
るものである。
従来、集積回路のような電子素子の製造に際１〜、プラ
ズマエツチング、スパッタリングエツチング、反応性イ
オンエツチング（Ｒ工Ｅ）、イオンビームエツチングな
どのドライエツチング技術が広く用いられている。この
ドライエツチング技術は、溶液法のようなウェットエツ
チング技術に比べて、微細加工性、制御性に優れ、工程
の簡略化、自動化が容易で、公害問題も極めて少ないな
どの利点を有するが、それぞれ特殊な装置を必要とし、
また一般にエッチレートの高い反応ガスを用いるとパタ
ーン部のアンダーカットが犬きく、微細パターンの形成
が困難になシ、反対に、アンダーカットの少ない反応ガ
スを用いるとエッチレートが低くなり、長いエツチング
処理時間を必要とするなど工業的に実施する場合に問題
となる点が多い。
シリコン１ヒ合物、特にＬＳＩで重要なポリシリコンの
エツチングでは、一般に数屯の酸素ガスを含んだ四フッ
化炭素（Ｃ！Ｆ４　）が用いられている。このエツチン
グガスｉ４３，０００〜６．ｏｏｏＸ／分の高いエッチ
レートを有し、選択性、取扱い性、安全性などの面で優
れているため、現在最も広く実用されているか、この混
合ガスによるエツチングは等方性エツチングであって、
エツチング後のパターン幅がマスクのそれよシ狭くなる
傾向があシ、３μｍ以下のパターン幅のエツチングは実
質的に困難である。したがって、このようにエツチング
精度の悪いガスは、高精度の微細パターンの形成には使
用できないため、高集積度化や高性能化に対応１゜て要
求される高度の微細加工を行うには、異方性エツチング
が必要とされている。
しかし、一般に微細パターンのエツチングでは、異方性
とエツチング速度と相反する関係があり、例えば六フッ
化イオウ（ＳＦ、！、）ガスは高いエッチレートを有す
るが、アンダーカットが大きく、精度が悪いため微細パ
ターン形成用エンチングガスとしては使用できない。一
方、四塩化炭素（ｃｃ１４）。
クロロペンタフルオロエタン（ｃ２ｃＩＦｓ）　又ハ六
フッ化エタン（０２Ｆ６）と塩素（ｃ１２）との混合ガ
スなどを用いれば、アンダーカットの少ない異方性エツ
チングが可能であるが、エッチレートは通常１　、００
０〜２，０００（２）／分程度と低いため、エツチング
処理時間が長くなシ、その結果レジストマスクの膜減り
や下地との選択性エツチングが問題となる。このように
、いずれにしても異方性エツチングとエツチング速度は
相反し、両性能を合せ備えたプラズマ発生ガスは、これ
まで知られていなかった。
本発明者らは、このようなドライエツチングの実状に鑑
み、エツチング速度が大きくかつ良好な異方性エツチン
グによシ高精度の微細ｊパターンを形成させる方法につ
いて鋭意研究を重ねンそ結果、プラズマ発生ガスとして
クロロペンタフルオロエタンと六フッ化イオウとの混合
ガスを用いることにより、良好なエツチング効果が得ら
れることを見出し、本発明をなすに至った。
すなわち本発明は、基板表面に形成された金属、シＩＪ
　コン又はシリコン化合物の被膜をドライエツチングす
るに際し、プラズマ発生用ガスとしてクロロペンタフル
オロエタンと六フッ化イオウとの混合ガスを使用するこ
とを特徴とするドライエツチング方法を提供するもので
ある。
本発明の方法において、例えばシリコン基板の表面に薄
膜状に形成される被エツチング物は、金属、シリコン又
はそれらの化合物であって、そのような物質としては、
例えば単結晶又は多結晶シリコン、シリコン酸化物並び
に窒化物、モリブデン、ニオブ、タングステンなどの金
属、モリブデンシリサイドのような金属ケイ化物などを
挙げることができ、またそれらに不純物をドープしたも
のも包含される。これらの被エツチング物は、通常知ら
ｆ’Ｌだ方法によシ基板表面に被膜に形成される。
壕だ、不発明方法に用いるドライエツチング装置として
は、例えば平行平板電極型のプラズマエツチンク装置、
リアクティブイオンエツチング（ＲＩＥ）装置などが適
当である。
本発明方法に用いられるプラズマ発生用ガスは、クロロ
ペンタフルオロエタンと六フッ化イオウの混合ガスであ
って、それらの混合割合は、容量比で５：９５〜９５．
５の範囲である。六フッ化イオウがこれよシも多くなる
と、その強い等方性エツチングのために大きなアンダー
カット部が生じて著しく精度を低下させるし、これより
も少ないと、エツチング能力か弱すぎて、適度のエツチ
ングを達成するのに長時間を要する。特に好ましい混合
割合は１０：９０〜９０：１０の容量比の範囲である。
またエツチング処理における反応ガスの圧力としては、
通常数Ｔｏｒｒ以下、好捷しくはＩ　Ｔｏｒｒ以下が適
当である。
前記のように、ポリシリコンや窒化シリコンなどのシリ
コン化合物の微細パターンのドライエツチングでは、一
般に、異方性エツチングを行えばエッチレートが小さく
なり、そのため下地との選択性が低下したり、エッチレ
ートの大きな反応性ガスを用いればアンダーカットが生
じて精度が低下するというのが従来の技術常識であった
にもかかわらず、エッチレートの大きな反応性ガスの中
から選択された六フッ化イオウと異方性を良くする反応
性ガスの中から選択されたクロロペンタフルオロエタン
とを特定の範囲割合で組み合わせた混合ガスが良好な異
方性エツチングとエッチレートを合わせ有することは全
く予想外のことであった。
本発明によれば、シリコン基板などに形成させたポリシ
リコン、窒化シリコンなどのシリコン化合物の被膜を高
速度で、かつ実質的にアンダーカットを形成させること
なく異方性ドライエツチングを行うことができ、高精度
の微細パターンが容易に形成される。
次に実施例によう、本発明をさらに詳細と説明する。
実施例１ 直径１００ｍｍのシリコン基板表面に形成させた膜厚６
０００久のリンドーグポリシリコン被膜に、線幅３μｍ
のポジ型レジストパターン全形成させ、平行Ｘ￥−板電
極型プラズマエッチング装置を用い、ｃ２ｃｉＦ５とＳ
Ｆ乙の容量比２：ｌの混合カスを反応ガスとしてドライ
エツチングを行った。その際の混合ガス圧は０．６　Ｔ
ｏｒｒで、出力２００Ｗである。
エツチング処理は４５秒で、エッチレートは８０００久
／分であ知実質的にアンダーカットのない高精度の微細
パターンが得られた。
比較例１〜３ 実施例１と同様なポジ型レジストパターンを形成させた
ものを用い、同様な装置を用いて、反応ガスとして、そ
れぞれ４重量％の酸素を含有するＣ］′１″４　、　Ｓ
Ｆ６単独及びＣ！２０１　Ｆ５単独を使用して同じ出力
２００Ｗでドライエツチングを行った。
各反応ガス圧力、エツチング時間、エッチレートを表に
示す。なお参考のために実施例の場合を９Ｆ記した。
」二記各例において得られたドライエツチングパターン
の状態を添付図面により説明する。
第１図は、実施例１で得られた３μｍの線幅のパターン
の拡大断面図で、第２図、第３図及び第４図は比較例１
〜３のそれぞれの対応する断面図である。第２図及び第
３図は余１線で示すレジストパターンの両端の下側に大
きなアンダーカットがみしれ、第４図はアンダーカット
部の形成はみら几ないが、エッチＬ′−１・が小さく、
エツチングに要する時間が実施例１に比べて５倍以上で
ある。
これらに対し、本発明の方法による実施例１の場合には
、エッチレートが大きく、従ってエツチング時間も極め
て短かく、しかも異方性エツチングによシ実質的にアン
ダーカットの形成がみられず、微細パターンが高精度で
、効率よく得られることがわかる。図中の斜線部１９よ
【／レストであり、２は被膜、３は基板である。
【図面の簡単な説明】
第１図は本発明の方法によりドライエツチングして得ら
れた微細ポジ型パターンの断面拡大図で、第２図、第３
図及び第４図は本発明以外の方法によるそれぞれ異なっ
た条件で得られたパターンの断面拡大図である。 特許出願人　　東京電子化学株式会社 代理人　阿　形　　明 第１図　第２図 第３図　第４図

Claims (1)

  1. 【特許請求の範囲】 １　基板表面に形成された金属、シリコン又はそれらの
    化合物の被膜をドライエツチングするに際（７、プラズ
    マ発生ガスとしてクロロペンタフルオロエタンと六フッ
    化イオウとの混合ガスを使用することを特徴とするドラ
    イエツチング方法。 ２　クロロペンタフルオロエタンガスト六フッ化イオウ
    ガスとの混合ガスが、容量比で５：９５〜９５．５の範
    囲から成る特許請求の範囲第１項記載の方法。
JP57203857A 1982-11-20 1982-11-20 ドライエツチング方法 Granted JPS5993880A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57203857A JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法
US06/551,898 US4465553A (en) 1982-11-20 1983-11-15 Method for dry etching of a substrate surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203857A JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS5993880A true JPS5993880A (ja) 1984-05-30
JPS6210311B2 JPS6210311B2 (ja) 1987-03-05

Family

ID=16480840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203857A Granted JPS5993880A (ja) 1982-11-20 1982-11-20 ドライエツチング方法

Country Status (2)

Country Link
US (1) US4465553A (ja)
JP (1) JPS5993880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01279782A (ja) * 1988-04-30 1989-11-10 Sharp Corp 積層金属の反応性イオンエッチング方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
US4713141A (en) * 1986-09-22 1987-12-15 Intel Corporation Anisotropic plasma etching of tungsten
US4778583A (en) * 1987-05-11 1988-10-18 Eastman Kodak Company Semiconductor etching process which produces oriented sloped walls

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330384A (en) * 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01279782A (ja) * 1988-04-30 1989-11-10 Sharp Corp 積層金属の反応性イオンエッチング方法

Also Published As

Publication number Publication date
US4465553A (en) 1984-08-14
JPS6210311B2 (ja) 1987-03-05

Similar Documents

Publication Publication Date Title
US4618398A (en) Dry etching method
JPH0464177B2 (ja)
JPH0160938B2 (ja)
JPS61123142A (ja) ドライエツチング方法
JPS5993880A (ja) ドライエツチング方法
JPS5878427A (ja) ドライエツチング方法
JPH08321484A (ja) 半導体装置の製造方法
JPH0612765B2 (ja) エ ッ チ ン グ 方 法
JP2681058B2 (ja) ドライエッチング方法
JP3611729B2 (ja) エッチングガス
JPS6053459B2 (ja) プラズマエツチング方法
JPH05343363A (ja) ドライエッチング方法
JPS60228687A (ja) ニツケルまたは含ニツケル合金のドライエツチング方法
JPH05267246A (ja) 半導体装置の製造方法
JP3112495B2 (ja) シリコンのエッチング方法
JPH0251987B2 (ja)
JPS58132933A (ja) 選択ドライエツチング方法
JPS61131457A (ja) シリコン化合物用ドライエツチングガス
JPH04290429A (ja) 半導体装置の製造方法
JPS61158143A (ja) 窒化シリコン膜のエッチング方法
JPS61131456A (ja) シリコン化合物用ドライエツチングガス
JPH0366656B2 (ja)
JPH03248530A (ja) ドライエッチング方法
JPH0521400A (ja) 半導体装置の製造方法
JPH0823073B2 (ja) ドライエッチング方法