JPH0251987B2 - - Google Patents

Info

Publication number
JPH0251987B2
JPH0251987B2 JP15148781A JP15148781A JPH0251987B2 JP H0251987 B2 JPH0251987 B2 JP H0251987B2 JP 15148781 A JP15148781 A JP 15148781A JP 15148781 A JP15148781 A JP 15148781A JP H0251987 B2 JPH0251987 B2 JP H0251987B2
Authority
JP
Japan
Prior art keywords
etching
silicon
gas
flow rate
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15148781A
Other languages
English (en)
Other versions
JPS5855568A (ja
Inventor
Masahiro Shibagaki
Tooru Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP15148781A priority Critical patent/JPS5855568A/ja
Publication of JPS5855568A publication Critical patent/JPS5855568A/ja
Publication of JPH0251987B2 publication Critical patent/JPH0251987B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、シリコンやシリコン化合物等を効果
的にエツチングすることのできる反応性イオンエ
ツチング方法に関する。
近年、IC等の製造プロセスでは、微細なパタ
ーンを形成するために反応性イオンエツチング方
法が用いられている。この反応性イオンエツチン
グ方法は、エツチング室内に対向配置された一対
の平行平板電極間に高周波電力を印加すると共
に、エツチング室内に反応性ガスを導入し、上記
各電極間にグロー放電を生起して被エツチング物
をエツチングするものである。すなわち、高周波
電力が印加された電極には、電子とイオンとの易
動度の差に基づき電位が降下し負の自己バイアス
が生じる。この負の自己バイアスは陰極降下電圧
と称され、接地電極から計つてVdcで示される。
エツチヤントであるプラズマ中の正イオンは陰極
降下電圧Vdcにより加速され、被エツチング物を
照射しこれと反応してガス化され、これによつて
被エツチング物がエツチングされることになる。
ところで、このような反応性イオンエツチング
方法を行なう場合、エツチングすべき被エツチン
グ物の材質によりどのような反応性ガスを選択す
るかが重要な問題となる。例えば、被エツチング
物としての酸化シリコン(SiO2)にコンタクト
ホールを形成する場合にはCF4+H2やCHF3等を
用いればよいが、この種の反応性ガスではシリコ
ンウエーハ或いは電極配線材料として多用される
多結晶シリコンをアンダーカツトなくエツチング
することは困難である。しかも、他の下地材料と
なるSiO2等に対して十分なエツチング速度比を
得ることはできない。
そこで、反応性ガスとして良く知られている
CF4+O2やCF4+Cl2等も試みられたが、この場合
CF4を用いることになり CF1→CF3 ++F*(ラジカル)+e- なる解離によつて生じた反応性の強いF*のため、
高い圧力下(大気圧に近い圧力下)ではアンダー
カツトを引き起こす。また、F*の影響を軽減す
るため低い圧力下でCF3 +によるエツチング反応
を進行させると、シリコン表面上にCが推積し残
渣物が生じるし、さらにSiO2に対するエツチン
グ速度比も低下する等の問題を招いた。
そこで本発明者等は、CF3Brが放電するとBr
が解離しF*が発生し難いと云う従来公知の現象
に着目し、Siのガス化により余した上記Cを
CF3BrとCF3Brの他に導入したF*を発生しない
ハロゲン分子、例えばCl2により積極的にガス化
することにより、比較的高い圧力下でもイオン性
のエツチングを行なうことを可能にした。しかし
ながら、上記混合ガス(CF3Br+Cl2)を不純物
がドープされたシリコンのエツチングガスとして
適用した場合、圧力、流量および流量比等を適正
な条件に設定しても、アンダーカツトや残渣の発
生を確実に防止するまでには至らなかつた。これ
は、上記エツチングガスの構成原子が種々あり、
エツチング室や残留ガスの状態変化等により、
各々の原子の解離度が変化するためにエツチング
特性の信頼性が低下したものと判断される。
本発明は上記事情を考慮してなされたもので、
その目的とするところは、シリコンやシリコン化
合物をアンダーカツトなく、かつ残渣の発生なく
エツチングすることのできる反応性イオンエツチ
ング方法を提供することにある。
まず、本発明の概要を説明する。本発明は、対
向配置された平行平板電極間に高周波電力を印加
すると共に、エツチング室内に反応性ガスを導入
して上記各電極間に放電プラズマを生成し、この
プラズマによつてシリコン或いはシリコン化合物
をエツチングするに際し、上記反応性ガスとして
Cl2とH2との混合ガスを用いるようにした方法で
ある。すなわち、エツチングガスとして単一のハ
ロゲン分子であるCl2ガスを用い、放電により生
成されたCl+とCl*(ラジカル)のうち、アンダー
カツトの原因となるCl*を、H2の導入により H+Cl→HCl の反応で積極的に除去し、高い圧力下でも高信頼
性を有したイオン性のエツチングを可能とした方
法である。したがつて本発明によれば、アンダー
カツトおよび残渣の発生を未然に防止でき前記し
た目的を達成することができる。
以下、本発明の詳細を図示の実施例によつて説
明する。
第1図は本発明の一実施例方法に使用したドラ
イエツチング装置を示す概略構成図である。図中
1はエツチング室を構成する真空容器(チヤン
バ)であり、このチヤンバ1内には上部電極2お
よび下部電極3からなる平行平板電極が配置され
ている。上部電極2は直接チヤンバ1に取着され
接地されており、下部電極3は絶縁物4を介して
チヤンバ1に取着されている。そして、これら電
極2,3間には、マツチングボツクス5を介して
高周波電源6が接続されている。また、高周波印
加の下部電極3上にはカーボン板7を介して試料
8が載置されるものとなつている。
一方、前記チヤンバ1には反応性ガスを導入す
るためのガス導入口1aおよびガス排気口1bが
設けられている。なお、図中9,10はそれぞれ
前記電極2,3を冷却するための冷却パイプを示
している。
このような装置を用いガス導入口1aからCl2
+H2混合ガスを導入すると共に、ガス排気口1
bからこの混合ガスを排気しながら電極2,3間
に高周波電力を印加してグロー放電を生起させ
た。ここで、上記試料8としては第2図に示す如
きシリコンウエハ11上に熱酸化シリコン膜
(SiO2膜)12およびPドープ多結晶シリコン膜
13を堆積し、さらにこの多結晶シリコン膜13
上にレジスト14からなるレジストパターンを形
成したものを用いた。また、このときの高周波電
力は400〔W〕、周波数は13.56〔MHz〕、Cl2流量は
40〔SCCM〕、H2/Cl2流量比は40〔%〕に設定し
た。そして、前記レジスト14をマスクとして多
結晶シリコン膜13を選択エツチングしたところ
後述するような結果が得られた。
第3図は導入ガスとしてCl2+H2を用いH2
Cl2流量比に対するPドープ多結晶シリコン、単
結晶シリコンおよび酸化シリコンの各エツチング
速度を示す特性図である。なお、H2/Cl2流量比
の他の条件、つまり高周波電力、エツチング圧力
等は実施例と同様にして測定した。第3図中曲線
AはPドープ多結晶シリコン、曲線Bは単結晶シ
リコン、曲線Cは酸化シリコンのそれぞれのエツ
チング速度を示している。単結晶シリコンのエツ
チング速度はH2/Cl2流量比に関係なく略一定で
あり、酸化シリコンのエツチング速度はH2流量
の増加に伴い僅かながら単調に増加している。一
方、Pドープ多結晶シリコンのエツチング速度は
H2流量の増加に伴い減少しているのが判る。
第3図で示したエツチング特性については、そ
のエツチング機構から次のように説明することが
できる。F*(ラジカル)は単結晶シリコンや多結
晶シリコン中のSiと容易に反応しアンダーカツト
の原因となるが、Cl*(ラジカル)はこれらのSiと
は全く反応しない。しかしながら、Pドープ多結
晶シリコン中のPと反応してPCl3或いはP2Cl5
形成し、その結果Pドープ多結晶シリコン内にSi
のダングリングボンドが生じる。そのためにSiは
Cl*と反応し易くなる。すなわち、不純物を含ま
ないシリコンはエツチングガスとしてCl2を用れ
ばアンダーカツトは生じないが、P等の不純物を
含むシリコンではCl*との反応によりアンダーカ
ツトが生じ易くなる。
H2ガスの添加によりCl*はHClとしてエツチン
グ室外に排気される。このため、Pドープ多結晶
シリコンのエツチング速度はH2流量の増加に伴
つて減少し、最終的には単結晶シリコンのそれと
同等の値を示すようになる。酸化シリコンのエツ
チング速度がH2流量に比例して増加するのは、
H2添加により陰極降下電圧が増大することに起
因すると考えられる。
第4図a,bは前記第2図に示した試料を異な
るH2/Cl2流量比でエツチングしたそれぞれのエ
ツチングプロフアイルを示す図である。第4図a
は前記第3図に示す曲線Aのa1点、つまり100
〔%〕Cl2でエツチングした状態である。この図か
ら明らかなようにPドープ多結晶シリコン膜13
にアンダーカツトが生じている。第4図bは上記
曲線Aのa2点、すなわち本実施例と同じH2/Cl2
流量比40〔%〕でエツチングした状態である。こ
の図から明らかなようにアンダーカツトもなく垂
直なエツチング壁が得られている。しかも、下地
の熱酸化シリコン膜12には残渣もなく、そのエ
ツチング面も非常に滑らかであつた。つまり、前
述した条件の本実施例方法によれば、Pドープ多
結晶シリコン膜13であつても効果的にエツチン
グすることができる。なお、このときのPドープ
多結晶シリコン膜13とSiO2膜12とのエツチ
ング速度比は100〔%〕Cl2ガスの場合より小さい
ものの十分な値であつた。また、第5図は従来の
エツチングガス、例えばCを含むガスとして
CCl4Dにより前記試料8をエツチングした状態を
示したもので、アンダーカツトは生じていない
が、熱酸化シリコン膜12の表面に多くの残渣1
5が見られた。
したがつて、本実施例方法のようにH2/Cl2
量比を40〔%〕程度にしてエツチングを行なえば、
被エツチング物としてのPドープ多結晶シリコン
膜13にアンダーカツトや残渣等が発生するのを
防止することができ、信頼性の高いエツチングを
行ない得る。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記被エツチング物として
は、Pドープ多結晶シリコンに限るものではな
く、不純物のドープされたシリコン、或いは不純
物のドープされていないシリコンにも適用でき
る。さらに、シリコン化合物に適用することも可
能である。また、H2/Cl2流量比は40〔%〕に限
定されるものではなく、仕様に応じて適宜定めれ
ばよい。ただし、残渣の発生を防止する点から見
ると不純物を含むシリコンの場合、上記H2/Cl2
流量比は20〔%〕以上とすることが望ましい。
また、実用化に際しては装置内の金属材料によ
る汚染を防ぐために、CF4,C2F6等のC−F系ガ
スにH2を加えたガスで予めグロー放電させるこ
とにより、弗素樹脂系高分子膜を陽極全体に堆積
させたのち、本発明方法を実施するとよい。
また、前記実施例方法に使用したドライエツチ
ング装置はこれに限定されるものではなく、適宜
変更できるのは勿論のことである。その他、本発
明の要旨を逸脱しない範囲で、種々変形し実施す
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例方法に使用したドラ
イエツチング装置を示す概略構成図、第2図は上
記実施例方法で使用した試料を示す図、第3図お
よび第4図a,bはそれぞれ上記実施例の作用を
説明するためのもので第3図はPドープ多結晶シ
リコン、単結晶シリコンおよび熱酸化シリコン膜
のH2/Cl2流量比に対するエツチング速度を示す
特性図、第4図a,bは上記試料のエツチングプ
ロフアイルを示す断面図、第5図は参考例として
従来のCCl4ガスを用いて試料をエツチングした
場合のエツチングプロフアイルを示す断面図であ
る。 11……シリコンウエーハ、12……シリコン
酸化膜(SiO2)、13……Pドープ多結晶シリコ
ン膜、14……レジスト、15……残渣。

Claims (1)

  1. 【特許請求の範囲】 1 高周波電力が印加される平行平板電極を備え
    たエツチング室内に反応性ガスを導入して上記各
    電極間にプラズマを生成し、このプラズマによつ
    てシリコン或いはシリコン化合物をエツチングす
    るに際し、前記反応性ガスとして塩素と水素との
    混合ガスを使用することを特徴とする反応性イオ
    ンエツチング方法。 2 前記反応性ガスとしての塩素および水素の流
    量比は、水素流量が塩素流量の20[%]以上であ
    ることを特徴とする特許請求の範囲第1項記載の
    反応性イオンエツチング方法。
JP15148781A 1981-09-25 1981-09-25 反応性イオンエツチング方法 Granted JPS5855568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15148781A JPS5855568A (ja) 1981-09-25 1981-09-25 反応性イオンエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15148781A JPS5855568A (ja) 1981-09-25 1981-09-25 反応性イオンエツチング方法

Publications (2)

Publication Number Publication Date
JPS5855568A JPS5855568A (ja) 1983-04-01
JPH0251987B2 true JPH0251987B2 (ja) 1990-11-09

Family

ID=15519568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15148781A Granted JPS5855568A (ja) 1981-09-25 1981-09-25 反応性イオンエツチング方法

Country Status (1)

Country Link
JP (1) JPS5855568A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073690B2 (ja) * 1984-06-26 1995-01-18 三井東圧化学株式会社 光学的記録及び再生方法
NL8500771A (nl) * 1985-03-18 1986-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst.
AT387989B (de) * 1987-09-01 1989-04-10 Miba Gleitlager Ag Vorrichtung zur behandlung von als kathode geschalteten innenflaechen von gegenstaenden durch ionenbeschuss aus einer gasentladung
US4992134A (en) * 1989-11-14 1991-02-12 Advanced Micro Devices, Inc. Dopant-independent polysilicon plasma etch

Also Published As

Publication number Publication date
JPS5855568A (ja) 1983-04-01

Similar Documents

Publication Publication Date Title
CA1160761A (en) Fabrication of microminiature devices using plasma etching of silicon and resultant products
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
CA1172993A (en) Microwave plasma etching
US4473436A (en) Method of producing structures from double layers of metal silicide and polysilicon on integrated circuit substrates by RIE utilizing SF6 and Cl2
US4654114A (en) Dry etching method for selectively etching silicon nitride existing on silicon dioxide
US4734157A (en) Selective and anisotropic dry etching
JP3283477B2 (ja) ドライエッチング方法および半導体装置の製造方法
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US4182646A (en) Process of etching with plasma etch gas
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
JPH05308062A (ja) ドライエッチング方法
JPH05243188A (ja) エッチング方法
US5209803A (en) Parallel plate reactor and method of use
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
US4341593A (en) Plasma etching method for aluminum-based films
US6986851B2 (en) Dry developing method
JPH0251987B2 (ja)
JPH0312454B2 (ja)
JPH0121230B2 (ja)
JPH031825B2 (ja)
JPH05144779A (ja) シリコン酸化膜のドライエツチング方法
JPH0363209B2 (ja)
JPH0458176B2 (ja)
Voshchenkov PLASMA ETCHING PROCESSES FOR GIGAHERTZ SILICON INTEGRATED CIRCUITS (Part 2)