JPS61158143A - 窒化シリコン膜のエッチング方法 - Google Patents

窒化シリコン膜のエッチング方法

Info

Publication number
JPS61158143A
JPS61158143A JP59280138A JP28013884A JPS61158143A JP S61158143 A JPS61158143 A JP S61158143A JP 59280138 A JP59280138 A JP 59280138A JP 28013884 A JP28013884 A JP 28013884A JP S61158143 A JPS61158143 A JP S61158143A
Authority
JP
Japan
Prior art keywords
silicon nitride
etching
nitride film
dry etching
sulfur hexafluoride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59280138A
Other languages
English (en)
Other versions
JPH0426539B2 (ja
Inventor
Daishiyoku Shin
申　大▲てい▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59280138A priority Critical patent/JPS61158143A/ja
Priority to DE8585402634T priority patent/DE3582146D1/de
Priority to EP85402634A priority patent/EP0187601B1/en
Priority to KR1019850010029A priority patent/KR900006020B1/ko
Publication of JPS61158143A publication Critical patent/JPS61158143A/ja
Priority to US07/681,473 priority patent/US5180466A/en
Publication of JPH0426539B2 publication Critical patent/JPH0426539B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/14—Treatment of the complete device, e.g. by electroforming to form a barrier
    • H01L21/145—Ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Gerontology & Geriatric Medicine (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁膜のエツチング方法に係わり、特に選択
酸化工程でマスクとして使用された窒化シリコンＭｔＡ
を、ドライエツチングで除去する際の反応ガスの種類に
関するものであり、この反応ガスの通用はドライエツチ
ングとしてプラズマイオンエツチングや反応性イオンエ
ツチング等に利用される。
〔従来の技術〕
通常、半導体基板例えばシリコン基板等に、選択酸化を
行う場合には、マスクとして窒化ノリコン（Ｓ４３　Ｎ
　ａ　）膜を使用しており、酸化膜が形成された後、こ
のマスクである窒化シリコン股を、フレオン（ＣＦ、　
）ガスと酸素によってドライエツチング法によりエツチ
ングを行っている。
然しなから、窒化シリコン膜と、下地である酸化シリコ
ン膜とのエツチングに対する選択度は２乃至３程度とあ
まり差がないために、エツチングを行う際に厳密な制御
をしないと、下地の酸化シリコン膜もエツチングがなさ
れてしまい、所謂オーバエツチングの恐れがある。
第１図（ａ）〜第１図（Ｃ１は、従来のドライエツチン
グの方法を説明するための断面図である。
第１図（ａ）で、半導体基板１があり、その表面に二酸
化シリコン膜２が厚みが２００　定形度に被膜されてお
り、その表面に窒化シリコン膜３が厚みが１０００人程
度定形成°されていて、更にその表面に窒化シリコン膜
をパターニングするためのレジスト１［４が厚みが１μ
閘程度に形成されている。
第１図（ｂｌは、レジスト膜４をマスクとして窒化シリ
コン膜３をドライエツチングしたものである・が、従来
は、反応管内で四弗化炭素（ＣＦ４　）の流量を４００
ｃｃノ分、酸素の流量を２０ｃｃ／分のυ１合で混合し
た反応ガスを用い、圧力が０．４Ｔｏｒｒ程度で、電力
を約２５０ワツトにしてエツチングを行っていた。
このエツチングの工程で、窒化シリコンと二酸化シリコ
ンとの工、チングの選択比が２程度であるのでエノチグ
時間の制御が極めて困難である。
第１図ｆｃ）は、次工程の酸化によって酸化物５を生成
したものであり、窒化シリコン膜３は除去されて次の製
造工程に移行される。
この製造工程において、窒化シリコン膜のイオノエツチ
ングが最もクリテカルな作業であり、これの改善が要望
されている。
〔発明が解決しようとする問題点〕
上記の窒化シリコンのエツチングについては、窒化シリ
コンと下地になる二酸化シリコンとのエツチング選択比
が２程度と小であることが問題点であり、そのために厳
重な制御が必要であることと、オーバエツチングになる
危険があるという不具合がある。
〔問題点を解決するための手段〕
本発明は上記問題点を解消したエツチング方法を提供す
るもので、その手段は、窒化シリコン膜を六弗化＠黄と
二弗化メタンとの混合した反応ガスでドライエツチング
をすることによって達成できる。
〔作用〕
本発明は、窒化シリコンのエツチングをする際に、窒化
シリコンと二酸化シリコンとのエツチングの選択比を最
小でも４程度にするために、ドライエツチングに使用さ
れる反応ガスの種類を検討した結果、六弗化硫黄と二弗
化メタンとの混合した反応ガスを所定の混合比で且つエ
ツチング条件を最適にすることにより、選択比を４乃至
５にするドライエツチング方法を確立することが可能に
なった。
〔実施例〕
本発明は、窒化シリコンのドライエツチング方法におけ
る、最も適当な反応ガスの種類を選択することであるが
、本発明になる六弗化硫黄と二弗化メタンの混合ガスを
反応ガスに使用することが最適であることが判明した。
即ち、エツチングに際し、六弗化＠黄は窒化シリコンを
エツチングするが、一方二弗化メタンは二酸化シリコン
が露出すると、二弗化メタンが分解して生ずるカーボン
成分が、二酸化シリコン表面に付着して被膜を生成し、
六弗化硫黄が二酸化シリコンをエツチングするのを阻止
するように作用するためである。
製造工程は、従来例で説明した第１図と全く同様である
が、反応管内での六弗化硫黄（ＳＦ６　）を５０ｃｃ／
分、二弗化メタンを１０ｃｃ／分の割合で混合した反応
ガスを用い、圧力が０．２５Ｔｏｒｒ程度にして、印加
電力を約１２５ワツトにしてエツチングを行なう。
このような条件でエツチングを行うと、窒化シリコン膜
のエノチグされる割合が、２０００人／分〜３０００人
／分であり、又二酸化シリコンとの選択比は４〜５に向
上するために、極めて容易に窒化シリコン膜のドライエ
ツチングを行うことが可能になる。
〔発明の効果〕
以上詳細に説明したように本発明のドライエツチングに
おける反応ガスの選択性の向上は窒化シリコン膜を容易
に除去することができ、良質の半導体素子の製造に供し
得るという効果大なるものがある。
【図面の簡単な説明】
第１図はドライエツチングを説明するための半導体素子
の断面図、 図において、 １は半導体基板、　　　　２は二酸化シリコン膜３は窒
化シリコン膜、　　４はレジスト膜、５は酸化シリコン
、 をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 窒化シリコン膜を六弗化硫黄と二弗化メタンとの混合し
    た反応ガスでドライエッチングをすることを特徴とする
    絶縁膜のエッチング方法。
JP59280138A 1984-12-29 1984-12-29 窒化シリコン膜のエッチング方法 Granted JPS61158143A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59280138A JPS61158143A (ja) 1984-12-29 1984-12-29 窒化シリコン膜のエッチング方法
DE8585402634T DE3582146D1 (de) 1984-12-29 1985-12-26 Trockenes aetzverfahren fuer eine siliziumnitridschicht.
EP85402634A EP0187601B1 (en) 1984-12-29 1985-12-26 Process for dry etching a silicon nitride layer
KR1019850010029A KR900006020B1 (ko) 1984-12-29 1985-12-28 질화실리콘 막의 건식식각 방법
US07/681,473 US5180466A (en) 1984-12-29 1991-04-04 Process for dry etching a silicon nitride layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59280138A JPS61158143A (ja) 1984-12-29 1984-12-29 窒化シリコン膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPS61158143A true JPS61158143A (ja) 1986-07-17
JPH0426539B2 JPH0426539B2 (ja) 1992-05-07

Family

ID=17620865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59280138A Granted JPS61158143A (ja) 1984-12-29 1984-12-29 窒化シリコン膜のエッチング方法

Country Status (4)

Country Link
EP (1) EP0187601B1 (ja)
JP (1) JPS61158143A (ja)
KR (1) KR900006020B1 (ja)
DE (1) DE3582146D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102530A (ja) * 1985-10-29 1987-05-13 Sony Corp エツチングガス及びこれを用いたエツチング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135872A1 (de) * 2001-07-24 2003-02-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Linse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222933A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd エツチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8204437A (nl) * 1982-11-16 1984-06-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met behulp van plasma-etsen.
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222933A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd エツチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62102530A (ja) * 1985-10-29 1987-05-13 Sony Corp エツチングガス及びこれを用いたエツチング方法

Also Published As

Publication number Publication date
DE3582146D1 (de) 1991-04-18
KR900006020B1 (ko) 1990-08-20
EP0187601A3 (en) 1988-03-16
JPH0426539B2 (ja) 1992-05-07
KR860005431A (ko) 1986-07-23
EP0187601B1 (en) 1991-03-13
EP0187601A2 (en) 1986-07-16

Similar Documents

Publication Publication Date Title
US6569773B1 (en) Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine
JPS59100539A (ja) 半導体装置の製造方法
US5387312A (en) High selective nitride etch
JPH0545057B2 (ja)
JPH06151387A (ja) シリコンの精密加工方法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPS61158143A (ja) 窒化シリコン膜のエッチング方法
KR19990063182A (ko) 에칭방법
US4465553A (en) Method for dry etching of a substrate surface
JPH05343363A (ja) ドライエッチング方法
JPH05217961A (ja) シリコンの精密加工方法
JPH03196623A (ja) ドライエッチング方法
JP3112495B2 (ja) シリコンのエッチング方法
JPH07263406A (ja) 半導体装置の製造方法
JPH05267246A (ja) 半導体装置の製造方法
JPS61247033A (ja) テ−パエツチング方法
JPH0360032A (ja) ドライエッチング方法
JPH03241740A (ja) 半導体装置の製造方法
JPS58132933A (ja) 選択ドライエツチング方法
KR100236078B1 (ko) 반도체소자 식각방법
JPH06204192A (ja) シリコン窒化膜のエッチング方法
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
JPH07135198A (ja) エッチング方法
JPH06120174A (ja) 半導体装置の製造方法
JPS6050055B2 (ja) エツチング方法