KR100236078B1 - 반도체소자 식각방법 - Google Patents
반도체소자 식각방법 Download PDFInfo
- Publication number
- KR100236078B1 KR100236078B1 KR1019970025834A KR19970025834A KR100236078B1 KR 100236078 B1 KR100236078 B1 KR 100236078B1 KR 1019970025834 A KR1019970025834 A KR 1019970025834A KR 19970025834 A KR19970025834 A KR 19970025834A KR 100236078 B1 KR100236078 B1 KR 100236078B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- oxide film
- polysilicon layer
- photoresist
- film
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 17
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 52
- 239000010410 layer Substances 0.000 description 37
- -1 hydrogen ions Chemical class 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 제조공정중 산화막 또는 질화막과 폴리실리콘층을 동시에 식각하여 공정을 보다 간략화하는데 적당한 반도체소자 식각방법에 관한 것으로서 기판상에 절연층을 개재하여 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층상에 산화막을 증착한 후 산화막상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 패터닝한 후 Ar, CHF3, O2가스에 N2가스를 첨가하여 상기 산화막과 폴리실리콘층과의 저선택성을 이용한 식각공정으로 상기 산화막과 폴리실리콘층을 동시에 식각하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체소자에 관한 것으로, 특히 저선택성을 이용한 동시식각을 통해 공정을 간략화시키는데 적당한 반도체소자의 식각방법에 관한 것이다.
일반적으로 식각이란 감광막현상 공정이 끝난 후 감광막 밑에 성장 혹은 증착시킨 박막들을 공정목적에 따라 선택적으로 제거하는 공정으로서 감광막에 의해 덮여져 있는 부분은 식각작업중 보호를 받아 남아 있게 되며 노출된 박막은 식각되어 없어지게 된다.
또한 식각은 습식식각과 건식식각으로 나눌 수 있으며 감광막 제거공정도 포함된다.
습식식각이란 식각하고자 하는 박막과 화학적으로 반응하여 용해시킬 수 있는 화학용액을 사용하여 식각하는 방법을 말하며, 박막의 종류의 특성에 따라 사용하는 화학용액이나 조성비가 각기 다르게 된다.
산화막은 크게 성장산화막과 증착산화막으로 나눌 수 있으며 방법이나 분위기에 따라서 더욱 세분화되기도 한다.
그러나 어느 종류의 산화막이든 그 원리는 같다. 즉, 산화막이 불산에 용해되는 성질을 이용한 것으로 고온에서 성장시킨 산화막은 불산이 해리되어 수소이온과 불소이온으로 분리되게 되며 이렇게 분리된 불소이온이 산화막과 반응하여 식각이 이루어지게 된다.
하지만 식각이 계속 진행됨에 따라 불소이온은 소모가 되며 용액자체가 물에 의해 희석되면서 용액내의 수소이온 농도는 증가하게 된다.
이러한 결과로 산화막의 식각속도는 공정을 행할 때마다 변하게 된다.
이는 공정상 매우 불안정한 상태로 재현성있는 균일한 결과를 얻고자 하는 공정목적에 장애가 된다.
이와같은 문제 즉, 수소이온 농도나 식각속도의 변화를 제거하여 일률적인 결과를 얻기 위하여 새로운 용액이 첨가되는데 이 경우에는 불화암모니움(NH4F)을 첨가하므로서 안정화 시킬 수 있다.
불화암모니움은 암모니움 이온과 불소이온으로 해리되며 이때의 불소이온이 식각반응에 참여하게 되는 것이다.
다시말하면 식각반응에 소모되어 없어지는 불소이온을 충당하는 역할을 하며, 용액내의 수소 이온농도를 일정하게 해줌으로서 식각속도를 균일하게 유지할 수 있도록 한다.
반면에 암노니움 이온은 식각반응에 미치는 영향이 없으므로 공정목적을 만족시킨다.
다결정실리콘이나 금속층에서의 원리는 산화제를 사용하여 이들 박막을 산화시킨 후 산화된 박막을 식각하게 되는데 두 박막 모두 질산을 산화제로 사용한다.
다결정실리콘이 산화되면 산화막으로 변하게 되며 이를 불산으로 식각하게 된다.
이때 요오드를 산화반응의 촉매로 이용하기 위하여 초산에 용해시켜 사용하기도 한다.
또한 금속층은 주로 알루미늄을 사용하는데 이를 산화시키면 산화알루미늄이 되고 이는 인산에 용해되기 때문에 식각이 진행된다.
이들 두 박막의 식각용액에 초산이나 물이 첨가되는데 이것이 수소 이온농도를 조절하는 완충역할을 하거나 단순히 희석제로 쓰인다.
그러나 습식식각에서는 등방형식각이 이루어지게 되는데 그 이유는 화학반응이 수직으로 일어날 뿐 아니라 수평으로 반응하기 때문이다.
이런 결과로 감광막에 의해 보호되어야 할 박막의 끝부분이 원형으로 식각되어 없어지는 언더컷 현상이 일어난다.
이것은 습식식각의 가장 큰 단점으로 회로의 선폭이 좁은 집적회로로 소자 제조공정에 이용하기 어렵다는 제약을 받는다.
이러한 이유에서 건식식각이 이루어지고 있다.
건식식각이란, 특정한 가스를 두 전극사이에 넣고 강한 전장을 형성시키면 전기적인 충격에 의하여 가스가 이온화된다.
이 때의 이온화된 가스는 반응성이 매우 강하기 때문에 식각기로 사용된다.
이러한 식각기는 식각할 박막의 원자들과 반응하여 휘발성 화합물을 생성하면서 식각이 진행된다.
이때 생성된 휘발성 화합물은 진공펌프에 의해 밖으로 배출시킴으로서 쉽게 제거할 수 있다.
앞에서 언급한 것과 같이 습식식각에서는 등방향식각이 이루어지는 반면에 건식식각에서는 등방향 및 비등방향식각의 조절이 어느정도 가능하다.
이러한 조절은 전자의 세기와 식각기의 기능을 강화시켜 효율적으로 응용함으로서 이루어진다.
현재 게이트라인이나 셀 캐패시터 형성시 일반적으로 산화막이나 질화막을 포토레지스트로 마스킹하여 식각한 후 다시 산화막 또는 질화막을 마스크로 하여 폴리실리콘을 식각하고 있다.
이하, 종래기술에 따른 반도체소자의 식각방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1c은 종래기술에 따른 반도체소자의 식각방법을 설명하기 위한 단면도이다.
도 1a에 도시한 바와같이 반도체기판(11)상에 고온저압유전체막(12)을 형성한 후 고온저압유전체막상에 폴리실리콘층(13)을 형성한다.
그리고 상기 폴리실리콘층(13)상에 산화막 또는 질화막(14)을 증착하고 산화막 또는 질화막(14)상에 층간절연막으로서 BPSG(Boronphosphrous silicate glass)층(15)를 증착한다.
그리고 상기 BPSG층(15)상에 포토레지스트(도면에 도시되지 않음)를 도포한 후 노광 및 현상공정을 통해 포토레지스트를 패터닝한다.
이어, 도 1b에 도시한 바와같이 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 BPSG층(15)과, 산화막 또는 질화막(14)을 선택적으로 제거하여 폴리실리콘층(13)의 표면을 노출시킨다.
이후, 도 1c에 도시한 바와같이 포토레지스트를 제거한 후 BPSG층(15), 산화막 또는 질화막(14)을 마스크로 이용하여 하부의 폴리실리콘층(13)을 선택적으로 제거한다.
이와같이 폴리실리콘층(13)을 패터닝하여 게이트를 형성하거나 또는 셀 캐패시터를 형성하게 된다.
그러나 상기와 같은 종래 반도체소자의 식각방법은 다음과 같은 문제점이 있었다.
첫째, 포토레지스트를 마스크로 이용하여 BPSG층, 산화막 또는 질화막과 동시에 폴리실리콘층을 식각하지 못한다.
따라서 BPSG층, 산화막 또는 질화막을 식각한 후 포토레지스트를 제거하거나 세정공정이 필수적으로 수반된다.
둘째, 각각의 BPSG층, 산화막 또는 질화막 또는 폴리실리콘층의 각각에 대한 독립적인 공정조건이나 장비의 사용이 요구된다.
셋째, 산화막 또는 질화막을 마스크로 하여 폴리실리콘층을 식각시 발생하는 손실에 대한 추가적인 두께증가가 필요하다.
넷째, 폴리머를 제거하기 위한 또다른 마스킹공정이 필요하다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서 절연층과 폴리실리콘층을 포토레지스트를 마스크로 하여 동시에 식각하므로서 공정을 간략화하는데 적당한 반도체소자의 식각방법을 제공하는데 그 목적이 있다.
도 1a 내지 1c는 종래 반도체소자 식각방법을 설명하기 위한 공정단면도
도 2a 내지 2b는 본 발명의 반도체소자 식각방법을 설명하기 위한 공정단면도
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 12,22 : 고온저압유전체막
13,23 : 폴리실리콘층 14,24 : 산화막 또는 질화막
15,25 : BPSG층 26 : 포토레지스트
상기의 목적을 달성하기 위한 본 발명의 반도체소자 식각방법은 기판상에 절연층을 개재하여 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층상에 산화막을 증착한 후 산화막상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 패터닝한 후 Ar, CHF3, O2가스에 N2가스를 첨가하여 상기 산화막과 폴리실리콘층과의 저선택성을 이용한 식각공정으로 상기 산화막과 폴리실리콘층을 동시에 식각하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 반도체소자 식각방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2b는 본 발명의 반도체소자 식각방법을 설명하기 위한 공정단면도이다.
본 발명의 반도체소자 식각방법은 도 2a에 도시한 바와같이 반도체기판(21)상에 고온저압유전체막(22)을 증착한다.
고온저압유전체막(22)상에 폴리실리콘층(23)을 형성하고 폴리실리콘층(23)상에 산화막 또는 질화막(24)을 증착한다.
그리고 상기 산화막 또는 질화막(24)상에 층간절연막으로서 BPSG층(25)을 형성한다.
이어, 도 2b에 도시한 바와같이 상기 BPSG층(25)상에 포토레지스트(26)를 도포한 후 노광 및 현상공정으로 상기 포토레지스트(26)를 패터닝한다.
그리고 패터닝된 포토레지스트(26)를 마스크로 이용하여 상기 BPSG층(25), 산화막 또는 질화막(24) 및 폴리실리콘층(23)을 동시에 식각한다.
이때 상부전력 하부전력이 독립적으로 컨트롤되는 저압의 고밀도 플라즈마 소오스에서 Ar, CHF3, O2가스에 N2가스를 첨가하여 산화막 또는 질화막과 폴리실리콘층과의 식각선택비을 낮추어서 동일한 공정조건을 유지하여준다.
기본적으로 산화막 또는 질화막을 식각하기 위해서는 Ar, CHF3, O2가스에 N2가스를 첨가할 경우, N2가스의 스퍼터링효과에 의해서 폴리실리콘층의 결합이 약화된다.
또한 CHF3등의 에쳔트를 더욱 효과적으로 분해하여 약해진 폴리실리콘과의 결합을 가능하게 만든다.
이때 상기 상부전력은 1000∼2500W이고 하부전력은 500∼2000W의 범위로 한다.
그리고 상기 Ar, CHF3, O2가스 대신에 C4F3, C3F8, CH3F, CO, CF4등의 C-F계열의 모든종류의 가스에도 N2가스를 첨가하여 사용할 수 있다.
결과적으로 한 번의 포토공정으로 게이트라인 및 셀 캐패시터 형성에 따른 폴리실리콘층과 산화막 또는 질화막과의 식각선택비를 낮추어 동시에 식각하는 것이다.
이상 상술한 바와같이 본 발명의 반도체소자 식각방법은 다음과 같은 효과가 있다.
한 번의 포토공정으로 동시식각이 이루어지므로 기존의 포토레지스트 제거 및 세정작업을 생략할 수 있어 공정이 간편하다.
그리고 동시식각이 이루어지므로 각 식각층에 따른 공정진행조건이나 장비의 변경 등이 불필요하다.
또한 폴리머를 식각하기 위한 추가적인 마스킹공정이 불필요하다.
Claims (4)
- 기판상에 절연층을 개재하여 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층상에 산화막을 증착한 후 산화막상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 패터닝한 후 Ar, CHF3, O2가스에 N2가스를 첨가하여 상기 산화막과 폴리실리콘층과의 저선택성을 이용한 식각공정으로 상기 산화막과 폴리실리콘층을 동시에 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 식각방법.
- 제 1 항에 있어서, 산화막과 폴리실리콘층의 동시식각시 사용되는 상부전력은 1000∼2500W이고 하부전력은 500∼2000W의 범위로 하는 것을 특징으로 하는 반도체소자 식각방법.
- 제 1 항에 있어서, 상기 폴리실리콘층과 동시에 식각되는 산화막 대신에 질화막을 적용하는 것을 특징으로 하는 반도체소자 식각방법.
- 제 1 항에 있어서, 상기 Ar, CHF3, O2가스 대신에 C4F3, C3F8, CH3F, CO, CF4등의 C-F계열의 모든종류의 가스에 적용되는 것을 특징으로 하는 반도체소자 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025834A KR100236078B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체소자 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970025834A KR100236078B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체소자 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002273A KR19990002273A (ko) | 1999-01-15 |
| KR100236078B1 true KR100236078B1 (ko) | 1999-12-15 |
Family
ID=19510278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970025834A KR100236078B1 (ko) | 1997-06-19 | 1997-06-19 | 반도체소자 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236078B1 (ko) |
-
1997
- 1997-06-19 KR KR1019970025834A patent/KR100236078B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990002273A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4522681A (en) | Method for tapered dry etching | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| KR930011027B1 (ko) | 반도체장치의 제조방법 | |
| EP0439101B1 (en) | Dry etching method | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| KR100291154B1 (ko) | 폴리사이드막의드라이에칭방법 | |
| US5167762A (en) | Anisotropic etch method | |
| US5514621A (en) | Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping | |
| US5908735A (en) | Method of removing polymer of semiconductor device | |
| US5685950A (en) | Dry etching method | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| US6069087A (en) | Highly selective dry etching process | |
| US5968278A (en) | High aspect ratio contact | |
| KR0175009B1 (ko) | 식각용액 및 이를 이용한 반도체 장치의 식각방법 | |
| JP2956524B2 (ja) | エッチング方法 | |
| JPH06151387A (ja) | シリコンの精密加工方法 | |
| US5338395A (en) | Method for enhancing etch uniformity useful in etching submicron nitride features | |
| KR100236078B1 (ko) | 반도체소자 식각방법 | |
| KR0176714B1 (ko) | 드라이에칭방법 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| JP3301157B2 (ja) | ドライエッチング方法 | |
| JP3570903B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |