KR930011027B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR930011027B1
KR930011027B1 KR1019900000590A KR900000590A KR930011027B1 KR 930011027 B1 KR930011027 B1 KR 930011027B1 KR 1019900000590 A KR1019900000590 A KR 1019900000590A KR 900000590 A KR900000590 A KR 900000590A KR 930011027 B1 KR930011027 B1 KR 930011027B1
Authority
KR
South Korea
Prior art keywords
layer
workpiece
semiconductor device
manufacturing
workpiece layer
Prior art date
Application number
KR1019900000590A
Other languages
English (en)
Other versions
KR900012335A (ko
Inventor
히로시 다케우치
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900012335A publication Critical patent/KR900012335A/ko
Application granted granted Critical
Publication of KR930011027B1 publication Critical patent/KR930011027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1a도 내지 제1c도는 본 발명이 제1실시예에 따른 반도체장치의 제조방법을공정순으로 나타낸 단면도.
제2a도 내지 제2f도는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 공정순으로 설명하기 위한 개략도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 산화실리콘막
3 : 다결정실리콘막 4 : 마스크패턴
5 : 돌기형상 이물질층 11 : 필드산화막
13 : 게이트산화막 14 : 다결정실리콘 게이트전극
16 : 제1층간절연막 17 : 배선패턴
18 : 이물질막 21 : 포토레지스트
[산업상의 이용분야]
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 미세패턴의 형성에 반응성 이온엣칭법을 이용하는 반도체장치의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
근년, 반도체장치에 대한 특성향상과 고집적화가 설계되고 있는 바, 그중 고집적화를 달성하는 수단으로서는 축소투영 노광장치와 포토레지스트를 이용하여 임의의 패턴을 피가공물층인 피엣칭층상에 형성한 다음 반응성 이온엣칭법에 의해 그 층을 선택 엣칭하도록 된 미세가공기술이 주류를 이루고 있다.
예컨대 반도체장치중 첨단제품중 일례인 4Mbit DRAM에서는 0.7㎛(서브 미크론)의 라인폭(Line 幅)의 칫수가 채용되고 있는데, 이 서브미크론 패턴층을 형성하기 위해 엣칭의 마스크인 포토레지스트패턴은 엣칭시 마스크패턴 횡방향의 막가장자리에 따른 마무리칫수의 오차를 없게 하기 위해 보다 급격한 패턴측면을 갖추고, 또 엣칭은 피엣칭층의 주표면에 대해 수직방향으로 기상이온(氣狀 ion)을 입사시켜 가공을 수행하는 반응성이온엣칭을 이용하게 되는데, 이 경우 엣칭의 진행은 피엣칭층과 반응성 이온과의 화학반응에 부가하여 입사된 이온에 의한 스퍼터링에 의해서도 동시에 진행되며, 이 경우 스퍼터링은 마스크재인 포토레지스트의 측벽뿐만 아니라 엣칭되는 피엣칭층의 측벽에서도 동시에 진행된다.
따라서, 종래의 반도체장치에서는 포토레지스트마스크의 패턴측면이 급격하게 되지 않았기 때문에 그 측면에 부착된 피스퍼터링 이물질은 엣칭에 의해 제거되거나, 또 제거되지 않더라도 패턴측면으로부터 특히 상부면(주표면)보다 돌출되지 않게 되므로 비교적 문제로 되지는 않았지만, 급격한 패턴측면을 사용한 경우의 반응성 이온엣칭에서는 패턴측면에 부착된 피스퍼터링 이물질이 엣칭에 의해 제거되지 않기때문에 측면을 덮는 층으로 남겨지게 된다. 이 피스퍼터링 이물질막은 후속으로 수행되는 포토레지스트의 산소플라즈마회화(酸素 plasma 灰化-ashing) 공정에서도 제거되지 않고 돌기형상 이물질로서 가공된 피엣칭층상에 잔류하게 되고, 이 잔류되는 돌기형상 이물질(피스퍼터링 이물질막)은 후속공정으로 실시되는 반도체장치를 제조하기 위한 층형성ㄱ공정에 의해서도 제거되지 않고 형성되는 층내에 수용되게 된다.
이러한 이물질막의 부착을 방지하기 위한 방법이 일본국 특허공보 소54-18973호에 제안되어 있는데, 이 방법에 의하면 마스크패턴을 피엣칭물층상에 형성한 다음 이온엣칭을 수행하고, 그 결과 마스크패턴 또는 피엣칭물질의 측벽에 부착형성된 이물질막을 무기산(無幾酸)을 이용하는 습식방식에 따라 화학엣칭시켜 제거한 다음 플라즈마회화에 의해 마스크패턴을 제거하도록 되어 있다.
그러나, 이러한 방법은 화학엣칭에 의해 피엣칭물 자체가 영향을 받게 되어 국부적으로 현저하게 엣칭되어 버리게 되어 제품의 불량이 많이 발생하게 된다는 결점이 있는바, 이는 화학엣칭이 레지스트를 박리(剝離)시키기 전에 수행되기 때문에 레지스트내에 존재하는 미량의 염소(엣칭개스등에서 유래하는 것)등이 촉매적으로 작용하여 피엣칭물의 엣칭을 촉진시키기 때문인 것으로 추측된다.
이상에서 설명한 바와 같이 종래의 반도체장치에서는 고집적화에 따라 미세패턴의 형성이 필수요건으로 되고 있기 때문에 급격한 패턴측면의 포토레지스트 마스크와 반응성 이온엣칭법에 의한 미세가공이 주류로되어 있지만, 엣칭시에 발생되는 패턴측벽의 돌기형상 이물질이 원인으로 되어 반도체장치의 절연불량이라던지 형상불량에 의한 특성의 열화와 같은 불리함이 초래되어 있어 상기한 돌기형상의 이물질을 제거할 수 있는 유효한 방법이 개발이 요망되고 있다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 반응성 이온엣칭을 이용해서 서브미크론영역의 미세가공을 고정밀도로 달성할 수 있도록 하여 반도체장치의 신뢰성 향상을 도모할 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체기판상에 피가공물층을 형성하는 공정과, 이 피가공물층을 가공하기 위한 유기막마스크패턴을 상기 피가공물층상에 형성하는 공정, 상기 피가공물층을 반응성이온엣칭법에 의해 가공하는 공정, 최소한 산소분자를 함유하는 산소회화법(酸素灰化法)을 이용하여 상기 유기막마스크패턴을 제거하는 공정 및, 상기 유기막마스크패턴을 제거한 다음 상기 피가공물층부를 최소한 상기 피가공물층 및/또는 그 피가공물층부의 하부층을 엣칭시킬 수 있는 부식매체에 침적하는 공정을 구비하여 구성되어 있다.
이 경우, 부식매체는 액체형태 또는 개스형태이어도 되고, 상기 피가공물의 종류에 대해서도 특별히 제한은 없어 실리콘반도체라던지 알루미늄합금등에 의한 배선층과 같은 임의의 종류에 대해 적용할 수 있고, 또 알루미늄이라던지 알루미늄합금이 피가공물로서 이용되는 경우에는 부식매체로서 인산과 알코올을 주성분으로 하는 혼합용액으로 이루어진 용액체가 바람직하다.
그리고, 반응성이온엣칭법에 의해 피가공물층을 엣칭한 다음 산소분자를 함유하는 산소회화법에 의해 유기막 마스크패턴을 제거함으로써 피가공물측벽에 부착된 이물질막중의 유기질성분도 동시에 회화제거되기 때문에 잔류이물질막이 다공질화(多孔質化)되는 결과 적당한 부식매체를 이용하여 간단하게 잔류이물질막을 선택적으로 제거할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
제1a도 내지 제1c도는 본 발명의 제1실시예에 따른 반도체장치의 제조방법을 공정순으로 나타낸 단면도로서, 먼저 실리콘기판(1)상에 산화실리콘막(2)을 열산화법에 의해 200Å의 두께로 형성한 다음, 인(P)불순물을 14×1021atoms/㎤정도 함유하는 다결정실리콘막(3)을 산화실리콘막(2)상의 전면에 감압CVD법에 의해 4000Å 두께로 퇴적시키고, 이어 1/5 축소투영 노광장치에 의해 0.7㎛라인 및 스페이스로 유기 포토레지스트의 마스크패턴(4)을 다결정실리콘막(3)상에 형성하며, 계속해서 CCl4개스 100cc/분ㆍHe개스 100cc/분ㆍ압력 0.2torrㆍ인가고주파전력 0.5W/㎠의 조건으로 70초간 반응성이온엣칭시켜 제1a도에 도시된 바와 같이 다결정 실리콘막(3)의 일부를 산화실리콘막(2) 부분까지 제거하게 된다.
이어, 제1b도에 도시된 바와 같이 기판전체를 산소압력 1torrㆍ인가고주파전력 3W/㎠의 조건으로 산소플라즈마회화를 30분간 수행하여 포토레지스트 마스크를 다결정실리콘막(3)의 상면으로부터 제거한 다음 반도체기판 전체를 플루오로산(flouric acid), 질산(窒酸; nitric acid), 초산(酢酸; acetic acid)의 혼합액(중량비=5 : 20 : 700)으로 이루어진 엣칭액에 30초간 담그게 되는데, 이러한 혼합비에 의하면 피가공물인 다결정실리콘막(3)의 엣칭속도가 매분 100Å 정도로 낮기 때문에 그 다결정실리콘막(3)이 거의 엣칭되지 않게 되어 가공되는 패턴의 정밀도를 좌우하지 않도록 하면서, 제1c도에 도시된 바와 같이 다결정실리콘 패턴 측벽에 부착된 돌기형상 이물질층(5)만을 선택적으로 제거할 수 있게 된다. 여기서, 이 다결정실리콘 패턴의 측벽에 부착된 돌기형상 이물질층(5)만을 선택적으로 제거할 수 있는 원리는 반응성 이온엣칭시에 부착되는 돌기형상 이물질층(5)이 포토레지스트 피가공물인 다결정실리콘막 및/또는 하층재료인 실리콘산화막의 혼합물이라고 고려되고 있는 한편, 엣칭의 마스크재인 포토레지스트를 산소회화법에 의해 제거하는 경우에 측벽 이물질중의 유기물성분도 동시에 회화제거되는 결과 잔류하는 측벽이 물질이 다공질화하여 표면적이 증대되어지기 때문에 후속공정으로 수행되는 플루오로산, 질산, 초산의 혼합액(중량비=5 : 20 : 700)에 의한 엣칭시 선택적으로 엣칭된다고 이해할 수 있다.
본 실시예에 의하면 0.7㎛의 라인 및 스페이스를 갖는 미세패턴에서도 측벽의 이물질을 제거시키는 양호한 엣칭이 가능하게 됨을 알 수 있고, 또한 본 발명을 MOS형 트랜지스터의 게이트전극재료인 다결정실리콘막의 미세가공에 응용하게 되면 서브미크론ㆍ게이트ㆍ트랜지스터를 갖춘 반도체장치의 제조가 가능하게 된다.
다음에, 제2a도 내지 제2f도를 참조해서 본 발명의 제2실시예에 따른 반도체장치의 제조방법을 설명하기로 하는데, 본 실시예에서는 반도체장치에다 Al-Si-Cu 합금에 의한 다층배선구조를 형성하는 경우를 예로 들어 설명한다.
제2a도는 제1층째의 배선패턴(7)을 형성한 직후의 상태를 나타낸 도면으로, 도면중 참조부호 11은 실리콘기판, 12는 필드산화막, 13은 게이트산화막, 14는 다결정실리콘 게이트전극, 15a, 15b는 소오스 및 드레인확산층, 16은 제1층간절연막을 나타낸다.
여기서, 제1층째의 배선패턴(17)은 다음과 같이 형성하는바, 먼저 Al-Si-Cu(Si : 10%, Cu : 0.5%)의 합금막을 마그네트론 스퍼터법에 의해 0.8㎛ 두께로 형성하고, 이어 소정의 포토레지스트 마스크패턴을 형성한 다음, 엣칭개스(Cl2: CCl4: N2=20 : 20 : 1000cc/분)를 이용하여 1.0torr의 압력, 13.56MHz : 3W/㎠의 고주파전력에 의한 엣칭조건으로 상기 합금막을 70초간 선택 엣칭하게 된다. 이어서, 산소개스 50cc/분, 압력 0.9torr, 고주파전력 13.5MHz : 0.4W/㎠의 조건하에서 산소플라즈마회화법에 의해 포토레지스트 마스크패턴을 회화제거하여 상기 제2a도에 도시된 바와 같이 제1층째 배선패턴(17)의 측벽에 이물질막(18)이 잔류하면서 돌출된 상태의 구조를 얻게 된다.
이어, 제2b도에 도시된 바와 같은 전체구조를 인산 : 플루오로산 : 알코올(100 : 1 : 100의 체적비)의 혼합용액(19)에 1분간 담근 다음 순수(純水)에 의해 세정하게 된다. 그 결과, 제2c도에 도시된 바와 같이 이물질막(18)이 선택적으로 제거된 정상적인 배선패턴(17)을 얻을 수 있게 된다. 그후, 통상적인 제조공정에 따라 제2d도에 도시된 바와 같이 제2의 제1층째 층간절연막(20)을 실란개스의 아산화질소개스(亞酸化窒素 gas : N2O)를 이용한 플라즈마 CVD법에 의한 1.2㎛로 퇴적시키고, 이어 레지스트 엣치백법을 실시하기 위해 상기 층간절연막(20)의 전체표면에 포토레지스트(21)를 도포하며, 이 상태에서 에치백 처리를 수행하여 상기 층절연막(20)의 표면을 평탄화한 다음, 제2e도에 도시된 바와 같이 제2의 제2층째 층간절연막(22)을 상기 제1층째의 층간절연막(20)상에 형성하게 된다. 이어 이들 층간절연막(20,22)의 적당한 장소를 개구(開口)한 다음 제2층째의 Al합금배선패턴(23)을 형성하여 제2f도에 도신된 바와 같은 반도체장치를 얻게 되는바, 이와 같이 해서 얻어진 반도체장치에서 제2층째의 Al합금배선패턴(23)이 단선(斷線) 또는 배선패턴 사이의 단락(短絡)은 전혀 인지할 수 없었다.
이어서, 본 발명의 제3실시예(변형예)에 따른 반도체장치의 제조방법을 설명한다.
면방위가 (100)인 실리콘기판 표면에 900℃의 온도로 1000Å 두께의 열산화막을 형성하고, 이어 그 열산화막상에 스퍼터링법에 의해 Al-Si-Cu막을 1000Å 두께로 형성하며, 배선패턴의 선폭(線幅) 및 선간(線間)의 칫수가 모두 0.8㎛로 되도록 하면서 배선길이가 12m로 되도록 해서 포지티브형 레지스트에 의한 마스크패턴을 1.5㎛의 두께로 Al-Si-Cu막 상에 형성한 다음 에칭개스(BCl3: Cl2: CO : He=1000cc/분 : 50cc/분 : 50cc/분 : 2000cc/분)를 이용하여 압력 100Pa, 고주파전력 500W의 조건하에서 100초간 Al-Si-Cu막의 선택엣칭을 수행하여 제1층째의 배선패턴을 형성하고, 이때 배선패턴의 측벽부에는 제2a도에 도시된 바와 동일한 이물질막이 부착되게 된다. 이어, O2100cc/분, 압력 130Pa, 고주파전력 500W, 시간 30분의 조건에서 산소플라즈마회화처리를 수행하여 포토레지스트마스크를 제거하게 되고, 그후 그 전체구조를 인산 : 플루오로산 : 알코올(100 : 1 : 100의 체적비)의 용액에 1분간 담근 다음 순수에 의해 세정하게 된다. 계속해서 상기 제2실시예와 동일한 처리에 의해 제2층째의 배선패턴을 상기 제1층째의 배선패턴과 동일한 선폭, 선간, 선길이로 형성한 다음 그 단락 및 단선의 발생확률을 측정하였는바, 그 측정 결과에 따른 생산성은 99.4%로 되었다.
여기서, 본 발명에 따른 반도체장치의 제조방법에 대한 비교예를 설명한다.
상기 제3실시예에서 산소플라즈마회화처리와 인산 : 플루오로산 : 알코올의 혼합용액에 대한 담금처리의 순서를 반대로 실시하는 이외에는 상기 제2실시예와 모두 동일하게 처리하여 다층배선을 형성하고 나서 제2층째의 배선패턴에 대한 단락, 단선의 발생확률을 측정하였는바, 그 결과적인 생산성은 13%로 되었다.
한편, 본 발명에 따른 반도체장치의 제조방법에서 상기 돌기형상 이물질층(5)을 제거하기 위한 엣칭은 인산, 플루오로산, 알코올의 혼합액으로 한정되지 않고, 예컨대 플루오로산, 질산, 초산(5 : 20 : 700의 중량비)의 혼합액을 사용해도 되고, 또 1% 코린수용액을 사용해도 된다.
또, 상기 실시예에서는 모두 돌기형상 이물질층(5)을 제거하기 위해 용액엣칭을 사용하였지만 다른 엣칭을 채용할 수도 있는데, 이하 그 예를 설명한다.
1. 반도체기판전체를 3불화질소개스(NF3: 100cc/분)와 염소(Cl2: 150cc/분), 압력 20torr를 기초로 Hg-Xe 램프를 수은광원으로 사용하여 0.5W/㎠의 광여기(光勵起) 조건에서 40초간 엣칭을 수행하는 광엣칭법.
이 광엣칭법에서 수은광을 사용하는 대신에 엑시머레이저광을 이용하는 엣칭장치에 의해서도 동일한 효과를 얻을 수 있고, 그 이외에도 일반적인 광여기 엣칭장치(미세가공)에 이용되는 평행광선, 또는 평행집속광선을 대신해서 산란광을 이용해도 동일한 효과를 얻을 수 있다.
2. 반도체기판 전체를 플라즈마 발생실내에서 4불화탄소개스(CF4: 200cc/분)와 산소(O2: 50cc/분), 압력 1.0torr, 고주파전력 0.1W/㎠ : 13.56MHz의 조건에서 40초간 엣칭을 수행하는 플라즈마엣칭법.
이 플라즈마엣칭법에서 상기 고주파전력을 사용해는 대신에 마이크로전력을 이용하는 플라즈마 발생실과 엣칭실 분리형의 엣칭장치에서 의해서도 동일한 효과를 얻을 수 있다.
한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명에 따른 반도체장치의 제조방법에 의하면, 급격한 단면형상의 미세패턴을 갖추고 있으면서 신뢰성이 높은 고집적도의 반도체장치를 높은 생산성으로 제조할 수 있게 된다.

Claims (7)

  1. 반도체기판상(1)에 피가공물층(3)을 형성하는 공정과, 이 파가공물층(3)을 가공하기 위한 유기막 마스크패턴(4)을 상기 피가공물층(3)상에 형성하는 공정, 상기 피가공물층(3)을 반응성이온엣칭법에 의해 가공하는 공정, 적어도 산소분자를 함유하는 산소호화법(酸素灰化法)을 이용해서 상기 유기막 마스크패턴(4)을 제거하는 공정 및, 이 제거공정후 적어도 상기 피가공물층(3)이나 그 피가공물층(3)의 하부층을 엣칭시키는 부식매체에 침적하여 이물질층(5)을 제거하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 부식매체가 용융체인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 피가공물층(2)이 알루미늄(Al) 또는 알루미늄합금이고, 상기 용융체가 인산과 플루오로산을 함유하는 용액인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제2항에 있어서, 상기 용융체가 개스형상인 것을 특징으로 하는 반도체장치의제조방법.
  5. 제4항에 있어서, 상기 개스형상 용융체가 광에 의해 여기되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제4항에 있어서, 상기 개스형사 용융체가 고주파 또는 마이크로파에 의해 여기되는 것을 특징으로 하는 반도체장치의 제조방법
  7. 실리콘기판상(11)에 형성되는 하부층(16)과 이 하부층(16)상에 형성된 피가공물층(17) 및 이 피가공물층(17)상에 형성된 유기막 마스크패턴을 갖춘 본체를 준비하는 공정과, 상기 유기막 마스크패턴을 매개해서 상기 파가공물층(17)의 일부를 반응성 이온엣칭법에 의해 선택엣칭함에 따라 피가공물층(17)의 일부 제거부분 측면에 피가공물층이나 그 하부층(16)의 구성물질을 함유하는 이물질막(18)이 형성되는 공정, 적어도 산소분자를 함유한 분위기에서 상기 본체를 가열처리해서 사기 마스크패턴을 회화(灰化)하여 제거함과 더불어 상기 에칭공정의 실시에 의해 비의도적으로 형성된 상기 이물질막(18)을 다공질화(多孔質化)하는 공정 및, 이 가열공정후 적어도 상기 피가공물층(17)이나 그 피가공물층(17)의 하부층(16)을 엣칭시키는 부식매체(19)에 상기 본체를 침적하여 상기 이물질막(18)을 제거하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
KR1019900000590A 1989-01-18 1990-01-18 반도체장치의 제조방법 KR930011027B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP959589 1989-01-18
JP89-009595 1989-01-18

Publications (2)

Publication Number Publication Date
KR900012335A KR900012335A (ko) 1990-08-03
KR930011027B1 true KR930011027B1 (ko) 1993-11-19

Family

ID=11724682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000590A KR930011027B1 (ko) 1989-01-18 1990-01-18 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5017513A (ko)
KR (1) KR930011027B1 (ko)
DE (1) DE4001372A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204285A (en) * 1989-12-01 1993-04-20 Matsushita Electronics Corporation Method for patterning a metal layer
US5213996A (en) * 1990-07-04 1993-05-25 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for forming interconnection pattern and semiconductor device having such interconnection pattern
US5418397A (en) * 1990-07-04 1995-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an interconnection pattern
JP2694395B2 (ja) * 1991-04-17 1997-12-24 三菱電機株式会社 半導体装置およびその製造方法
WO1992022084A1 (en) * 1991-05-21 1992-12-10 Advantage Production Technology, Inc. Organic preclean for improving vapor phase wafer etch uniformity
US5251225A (en) * 1992-05-08 1993-10-05 Massachusetts Institute Of Technology Quantum-well diode laser
US5462892A (en) * 1992-06-22 1995-10-31 Vlsi Technology, Inc. Semiconductor processing method for preventing corrosion of metal film connections
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5324689A (en) * 1993-07-28 1994-06-28 Taiwan Semiconductor Manufacturing Company Critical dimension control with a planarized underlayer
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
JPH08153710A (ja) * 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
US5780315A (en) * 1995-09-11 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd Dry etch endpoint method
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
US5776832A (en) * 1996-07-17 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
US5798303A (en) * 1996-09-05 1998-08-25 Micron Technology, Inc. Etching method for use in fabrication of semiconductor devices
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US6576547B2 (en) * 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
JP2000100749A (ja) * 1998-09-25 2000-04-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2000208767A (ja) * 1998-11-13 2000-07-28 Seiko Epson Corp 半導体装置の製造方法
JP3253604B2 (ja) 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US8211844B2 (en) * 2005-10-21 2012-07-03 Freescale Semiconductor, Inc. Method for cleaning a semiconductor structure and chemistry thereof
CN102339749B (zh) * 2010-07-16 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种金属铝焊垫刻蚀方法
US10172558B2 (en) * 2015-09-10 2019-01-08 University Of Utah Research Foundation Structure and methodology for a shadow mask having hollow high aspect ratio projections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4183781A (en) * 1978-09-25 1980-01-15 International Business Machines Corporation Stabilization process for aluminum microcircuits which have been reactive-ion etched
US4544416A (en) * 1983-08-26 1985-10-01 Texas Instruments Incorporated Passivation of silicon oxide during photoresist burnoff
US4572759A (en) * 1984-12-26 1986-02-25 Benzing Technology, Inc. Troide plasma reactor with magnetic enhancement
US4867799A (en) * 1985-06-13 1989-09-19 Purusar Corporation Ammonium vapor phase stripping of wafers
JPS62111432A (ja) * 1985-11-08 1987-05-22 Fujitsu Ltd 半導体装置の製造方法
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
US4889609A (en) * 1988-09-06 1989-12-26 Ovonic Imaging Systems, Inc. Continuous dry etching system

Also Published As

Publication number Publication date
DE4001372A1 (de) 1990-07-19
US5017513A (en) 1991-05-21
KR900012335A (ko) 1990-08-03

Similar Documents

Publication Publication Date Title
KR930011027B1 (ko) 반도체장치의 제조방법
US4267013A (en) Method for dry-etching aluminum and aluminum alloys
US6087273A (en) Process for selectively etching silicon nitride in the presence of silicon oxide
US4350563A (en) Dry etching of metal film
EP0690486B1 (en) Semiconductor device fabrication
JPH07142446A (ja) シリコン系材料層の加工方法
EP0076215B1 (en) Lift-off shadow mask
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
JP3318801B2 (ja) ドライエッチング方法
KR100298815B1 (ko) 알루미늄계금속패턴의형성방법
JPH10178014A (ja) 半導体装置の製造方法
KR100434887B1 (ko) 반도체 장치의 제조 방법
JPH08316121A (ja) レジストパターン形成方法
KR100441999B1 (ko) 반도체 장치에서 도전막 형성 방법 및 도전성 패턴 형성방법.
US6613680B2 (en) Method of manufacturing a semiconductor device
JP3570903B2 (ja) 半導体装置の製造方法
JP3487734B2 (ja) パターン形成方法
JP2002075961A (ja) 半導体装置の製造方法
KR100312985B1 (ko) 반도체소자제조방법
JPH02275627A (ja) 半導体装置の製造方法
KR100264237B1 (ko) 홀 형성방법
KR100236078B1 (ko) 반도체소자 식각방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
KR0166838B1 (ko) 반도체 소자의 금속배선 형성방법
KR100234907B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071029

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee