KR100468694B1 - 반도체장치의콘택형성방법 - Google Patents

반도체장치의콘택형성방법 Download PDF

Info

Publication number
KR100468694B1
KR100468694B1 KR1019970052354A KR19970052354A KR100468694B1 KR 100468694 B1 KR100468694 B1 KR 100468694B1 KR 1019970052354 A KR1019970052354 A KR 1019970052354A KR 19970052354 A KR19970052354 A KR 19970052354A KR 100468694 B1 KR100468694 B1 KR 100468694B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
forming
interlayer insulating
pattern
Prior art date
Application number
KR1019970052354A
Other languages
English (en)
Other versions
KR19990031573A (ko
Inventor
권성운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970052354A priority Critical patent/KR100468694B1/ko
Publication of KR19990031573A publication Critical patent/KR19990031573A/ko
Application granted granted Critical
Publication of KR100468694B1 publication Critical patent/KR100468694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명에서는 반도체 기판상에 제1 금속층을 형성한다. 상기 제1 금속층상에 캡핑층을 형성한다. 상기 캡핑층 위에 상기 캡핑층 상면을 일부 노출시키는 콘택홀이 형성된 층간 절연막 패턴을 형성한다. 스트립 공정에 의하여 상기 결과물상에 남아 있는 유기물을 제거한다. 상기 콘택홀을 통하여 노출된 캡핑층을 제거하여 상기 제1 금속층의 상면을 일부 노출시킨다. 상기 캡핑층 제거 단계 후에 상기 층간 절연막 패턴의 측벽 및 상면과 상기 노출된 제1 금속층의 상면에 배리어 금속층을 형성하고, 상기 배리어 금속층이 형성된 결과물 전면에 상기 콘택홀을 메우는 제2 금속층을 형성한다.

Description

반도체 장치의 콘택 형성 방법{Method for forming contact for semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 하부 금속막과 상부 금속막을 서로 연결시키는 비아 콘택(via contact) 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가할수록 금속 배선을 형성하는 기술이 점점 중요해지고 있다. 고집적 반도체 소자의 특성중 그 동작 속도는 점점 빨라지고 있는 경향을 보이며, 이러한 고속 반도체 소자에 적합한 기술로서 다층 배선 형성 기술이 널리 채택되고 있다. 다층 배선 형성 기술에 있어서, 하부 금속 배선과 상부 금속 배선을 서로 연결시키기 위한 비아 콘택을 형성하는 기술은 반도체 소자의 전기적인 특성 및 신뢰성에 큰 영향을 미친다.
종래의 비아 콘택 형성 방법에서는 먼저 금속층과 캡핑층으로 이루어지는 하부 금속 배선층을 형성하고, 그 위에 층간 절연막을 형성한 후, 사진 식각 공정에 의하여 상기 층간 절연막 및 캡핑층을 패터닝하여 비아 콘택홀을 통해 상기 금속층을 노출시킨다. 그 후, 화학 용액을 사용하여 식각시 발생된 폴리머를 제거하고, 사진 식각시에 사용되었던 포토레지스트 패턴을 제거한 후, 고온의 열처리 공정을 적용하여 노출된 금속층상에 산화막을 형성함으로써 금속층이 화학 물질에 의하여 부식되는 것을 방지한다.
이 때, 상기 폴리머 제거 공정 및 산화막 형성 공정은 각각 화학 물질을 사용하는 공정으로서, 하부 금속 배선층에 언더컷 현상이 발생되거나 하부 금속 배선층이 화학 물질에 의해 부식되어 하부 금속 배선층 내에 블랙 비아(black via)가 형성되는 불량이 발생된다. 이와 같은 불량이 발생하게 되면, 후속 공정에서 배리어(barrier) 금속을 증착할 때 연속적으로 증착되지 않고 얇아지거나 끊어지는 현상이 발생된다. 따라서, 그 위에 텅스텐을 증착할 때 하부 금속 배선층 내에 보이드(void)가 형성되고, 텅스텐 증착시에 사용되는 WF6 가스와 Al이 반응하여 AlFx 형태의 비전도층을 형성함으로써 비아 콘택 저항이 높아지고 비아 콘택 불량이 발생된다.
본 발명의 목적은 상기한 바와 같이 종래 기술에서 화학 물질에 의하여 발생되는 하부 금속 배선층에서의 언더컷 또는 블랙 비아 현상을 방지하여 비아 콘택 불량을 방지할 수 있는 반도체 장치의 비아 콘택 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 콘택 형성 방법에서는 반도체 기판상에 제1 금속층을 형성한다. 상기 제1 금속층상에 캡핑층을 형성한다. 상기 캡핑층 위에 상기 캡핑층 상면을 일부 노출시키는 콘택홀이 형성된 층간 절연막 패턴을 형성한다. 스트립 공정에 의하여 상기 결과물상에 남아 있는 유기물을 제거한다. 상기 콘택홀을 통하여 노출된 캡핑층을 제거하여 상기 제1 금속층의 상면을 일부 노출시킨다.
상기 캡핑층 제거 단계 후에 상기 층간 절연막 패턴의 측벽 및 상면과 상기 노출된 제1 금속층의 상면에 배리어 금속층을 형성하고, 상기 배리어 금속층이 형성된 결과물 전면에 상기 콘택홀을 메우는 제2 금속층을 형성한다.
상기 제1 금속층은 Al막으로 형성되고, 상기 캡핑층은 TiN막 및 Ti/TiN막으로 이루어지는 군에서 선택되는 어느 하나의 막으로 형성된다.
상기 층간 절연막 패턴을 형성하는 단계는 상기 캡핑층 위에 산화막으로 이루어지는 층간 절연막을 형성하는 단계와, 상기 층간 절연막 위에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 소정의 식각 가스를 사용하여 패터닝하여 상기 층간 절연막 패턴을 형성하는 단계를 포함한다. 상기 식각 가스는 C4F8, CO, Ar 및 O2를 포함한다.
상기 층간 절연막 패턴을 형성하는 단계 후에, O2 플라즈마를 이용하여 상기 포토레지스트 패턴 및 잔류하는 폴리머를 제거하는 단계를 더 포함한다.
상기 캡핑층 제거 단계는 Ar, Cl계 플라즈마, 및 그 조합으로 이루어지는 군에서 선택되는 어느 하나를 이용한 건식 식각 방법에 의하여 행한다. 예를 들면, 상기 캡핑층 제거하기 위하여 Ar 및 BCl3를 포함하는 혼합 가스를 사용한다.
상기 배리어 금속층은 Ti/TiN막으로 형성되고, 상기 제2 금속층은 텅스텐층으로 형성된다.
본 발명에 의하면, 화학 물질에 의하여 발생되는 하부 금속 배선층에서의 언더컷 또는 블랙 비아 현상을 방지하여 비아 콘택 불량을 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 비아 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 하부 구조(도시 생략)가 형성된 반도체 기판(10)상에 제1 금속층(20) 및 캡핑층(24)을 차례로 형성하여 하부 금속 배선층을 형성한다. 상기 제1 금속층(20)은 Al막으로 형성하고, 상기 캡핑층(24)은 TiN막 또는 Ti/TiN막으로 형성한다. 그 후, 상기 제1 금속층(20) 및 캡핑층(24)으로 이루어지는 하부 금속 배선층 위에 산화막으로 이루어지는 층간 절연막(30)을 형성한다.
도 2를 참조하면, 상기 층간 절연막(30) 위에 상기 층간 절연막(30)의 상면중 소정 영역을 노출시키는 포토레지스트 패턴(40)을 형성한다.
도 3을 참조하면, 상기 포토레지스트 패턴(40)을 식각 마스크로 하여 상기 층간 절연막(30)을 건식 식각하여 상기 캡핑층(24)의 상면을 일부 노출시키는 비아 콘택홀(H)이 형성된 층간 절연막 패턴(30A)을 형성한다. 상기 건식 식각 공정은 탄소 및 불소를 함유하는 불소계 플라즈마를 사용하여 행하며, 상기 캡핑층(24)의 구성 물질에 대하여 상기 층간 절연막(30) 구성 물질인 산화막의 식각 선택비가 높은 조건, 예를 들면 상기 층간 절연막(30) : 캡핑층(24)의 식각 선택비가 약 20 : 1 이상인 조건으로 행한다. 예를 들면, 상기 층간 절연막(30)의 건식 식각 공정에 사용되는 식각 가스로서, 10 ∼ 30 sccm의 C4F8, 30 ∼ 80 sccm의 CO, 300 ∼ 600 sccm의 Ar, 및 3 ∼ 10 sccm의 O2로 구성되는 혼합 가스를 사용한다.
그 후, O2 플라즈마를 이용하여 상기 포토레지스트 패턴(40) 및 잔류하는 폴리머를 제거하고, 상기 결과물에 대하여 소정의 용액, 예를 들면 암모니아, 초산 및 순수(deionized water)가 각각 1 : 2 : 20의 부피비로 혼합된 용액을 사용한 스트립 공정을 행하여 상기 결과물상에 남아 있는 유기물을 제거한다.
여기서, 상기 비아 콘택홀(H) 형성을 위한 식각시에 상기 캡핑층(24)은 식각하지 않고 층간 절연막(30)까지만 식각함으로써, 상기 제1 금속층(20)을 구성하는 Al이 드러날 때 생성되는 AlFx 계열의 경성(硬性) 폴리머 발생을 막을 수 있다. 또한 O2 플라즈마를 이용하여 상기 포토레지스트 패턴(40) 및 폴리머를 제거한 후 스트립 공정에 의하여 유기 물질을 제거하므로, 상기 제1 금속층(20) 위에 형성되어 있는 캡핑층(24) 구성 물질이 질산이나 스트립 용액에 의해 부식되거나 언더컷이 발생되는 것을 방지할 수 있다.
도 4를 참조하면, 상기 캡핑층(24)중 상기 비아 콘택홀(H)을 통하여 노출된 부분을 Ar 또는 Cl계 플라즈마, 또는 그 조합을 이용한 건식 식각 방법에 의하여 제거하여 상기 제1 금속층(20)의 상면을 일부 노출시키는 캡핑층 패턴(24A)을 형성한다. 상기 캡핑층(24)의 건식 식각 공정에 사용되는 식각 가스로서 예를 들면 100 ∼ 300 sccm의 Ar 및 50 ∼ 150 sccm의 BCl3을 포함하는 혼합 가스를 사용한다.
도 5를 참조하면, 상기 층간 절연막 패턴(30A)의 측벽 및 상면과, 상기 노출된 제1 금속층(20)의 상면에 배리어(barrier) 금속층(50)을 형성한다. 상기 배리어 금속층(50)은 예를 들면 Ti/TiN막으로 형성한다. 여기서, 상기 배리어 금속층(50)이 형성되기 전에 상기 비아 콘택홀(H) 내에서 노출되어 있던 상기 캡핑층(24)이 제거되었으므로, 화학 용액에 의한 손상에 의하여 초래되는 비아 콘택 불량을 방지할 수 있다. 또한, 상기 층간 절연막 패턴(30A) 형성을 위한 식각 공정 후 상기 비아 콘택홀(H) 내에서는 하나의 칩 내에서 상기 층간 절연막(30)의 두께에 따라서 상기 캡핑층(24)의 두께가 일정하지 않게 될 수 있는데, 상기 비아 콘택홀(H) 내에서 상기와 같이 서로 다른 두께를 가지는 캡핑층(24)을 완전히 제거하고 다시 균일한 두께를 가지는 배리어 금속층(50)을 형성하였으므로, 잔류 캡핑층에 의한 저항 불균일 현상을 억제하고, 각 비아 콘택에서의 저항 차이를 억제하는 효과를 얻을 수 있다.
도 6을 참조하면, 상기 결과물 전면에 상기 비아 콘택홀(H)을 메우도록 텅스텐을 증착하여 상기 비아 콘택홀(H)을 통하여 상기 제1 금속층(20)과 전기적으로 연결되는 제2 금속층(60)을 형성한다. 이로써, 본 발명에 따른 비아 콘택을 완성한다.
상기한 바와 같이, 본 발명에 의하면 비아 콘택홀 형성을 위한 식각시에 캡핑층은 식각하지 않고 층간 절연막까지만 식각함으로써, Al이 드러날 때 생성되는 AlFx 계열의 경성(硬性) 폴리머 발생을 막을 수 있다. 또한, O2 플라즈마를 이용하여 포토레지스트 패턴 및 폴리머를 제거한 후 스트립 공정에 의하여 유기 물질을 제거하므로, 제1 금속층 위에 형성되어 있는 캡핑층 구성 물질이 질산이나 스트립 용액에 의해 부식되거나 언더컷이 발생되는 것을 방지할 수 있다.
또한, 배리어 금속층이 형성되기 전에 비아 콘택홀 내에서 노출되어 있던 캡핑층이 제거되었으므로, 화학 용액에 의한 손상에 의하여 초래되는 비아 콘택 불량을 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 장치의 비아 콘택 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판, 20 : 제1 금속층
24 : 캡핑층, 24A : 캡핑층 패턴
30 : 층간 절연막, 30A : 층간 절연막 패턴
40 : 포토레지스트 패턴, 50 : 배리어 금속층
60 : 제2 금속층, H : 비아 콘택홀

Claims (7)

  1. 반도체 기판상에 제1 금속층을 형성하는 단계와,
    상기 제1 금속층상에 Ti/TiN막으로 이루어지는 캡핑층을 형성하는 단계와,
    상기 캡핑층 위에 상기 캡핑층 상면을 일부 노출시키는 콘택홀이 형성된 층간 절연막 패턴을 형성하는 단계와,
    암모니아, 초산 및 순수가 혼합된 용액을 사용하는 스트립 공정에 의하여 상기 결과물상에 남아 있는 유기물을 제거하는 단계와,
    상기 콘택홀을 통하여 노출된 캡핑층을 Ar 및 BCl3를 포함하는 혼합 가스를 사용한 건식 식각 방법에 의하여 제거하여 상기 제1 금속층의 상면을 일부 노출시키는 단계와,
    상기 층간 절연막 패턴의 측벽 및 상면과 상기 노출된 제1 금속층의 상면에 배리어 금속층을 형성하는 단계와,
    상기 배리어 금속층이 형성된 결과물 전면에 상기 콘택홀을 메우는 제2 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  2. 제1항에 있어서, 상기 제1 금속층은 Al막으로 형성되는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  3. 제1항에 있어서, 상기 층간 절연막 패턴을 형성하는 단계는
    상기 캡핑층 위에 산화막으로 이루어지는 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 위에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막을 소정의 식각 가스를 사용하여 패터닝하여 상기 층간 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  4. 제3항에 있어서, 상기 식각 가스는 C4F8, CO, Ar 및 O2를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  5. 제3항에 있어서, 상기 층간 절연막 패턴을 형성하는 단계 후에,
    O2 플라즈마를 이용하여 상기 포토레지스트 패턴 및 잔류하는 폴리머를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  6. 제1항에 있어서, 상기 배리어 금속층은 Ti/TiN막으로 형성되는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  7. 제1항에 있어서, 상기 제2 금속층은 텅스텐층으로 형성되는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
KR1019970052354A 1997-10-13 1997-10-13 반도체장치의콘택형성방법 KR100468694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052354A KR100468694B1 (ko) 1997-10-13 1997-10-13 반도체장치의콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052354A KR100468694B1 (ko) 1997-10-13 1997-10-13 반도체장치의콘택형성방법

Publications (2)

Publication Number Publication Date
KR19990031573A KR19990031573A (ko) 1999-05-06
KR100468694B1 true KR100468694B1 (ko) 2005-03-16

Family

ID=37224182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052354A KR100468694B1 (ko) 1997-10-13 1997-10-13 반도체장치의콘택형성방법

Country Status (1)

Country Link
KR (1) KR100468694B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011117A (ko) * 1991-11-18 1993-06-23 김광호 블랭킷 cvd텅스텐 형성방법
KR940001269A (ko) * 1992-06-08 1994-01-11 김주용 반도체 디바이스의 금속배선형성방법
JPH06132405A (ja) * 1992-08-26 1994-05-13 Sony Corp 半導体装置の製造方法
KR950006973A (ko) * 1993-08-27 1995-03-21 이헌조 화합물 반도체 소자 제조방법
KR950009933A (ko) * 1993-09-28 1995-04-26 김주용 반도체 소자의 금속배선 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011117A (ko) * 1991-11-18 1993-06-23 김광호 블랭킷 cvd텅스텐 형성방법
KR940001269A (ko) * 1992-06-08 1994-01-11 김주용 반도체 디바이스의 금속배선형성방법
JPH06132405A (ja) * 1992-08-26 1994-05-13 Sony Corp 半導体装置の製造方法
KR950006973A (ko) * 1993-08-27 1995-03-21 이헌조 화합물 반도체 소자 제조방법
KR950009933A (ko) * 1993-09-28 1995-04-26 김주용 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR19990031573A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR19990007413A (ko) 다중층 배선을 갖는 반도체 장치의 제조 방법
KR19990088401A (ko) 반도체장치및그제조방법
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
US6554002B2 (en) Method for removing etching residues
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
US6514873B1 (en) Method for fabricating semiconductor device
US5252177A (en) Method for forming a multilayer wiring of a semiconductor device
KR100468694B1 (ko) 반도체장치의콘택형성방법
JP3959790B2 (ja) 半導体装置の製造方法
KR100744803B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
KR100317894B1 (ko) 반도체 장치의 제조 방법
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100440081B1 (ko) 반도체소자의 도전배선 형성방법
KR100464384B1 (ko) 반도체장치의비아홀형성방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR20030058846A (ko) 반도체소자의 비아홀 형성방법 및 이에 따른 반도체소자
KR19980038883A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee