KR100464384B1 - 반도체장치의비아홀형성방법 - Google Patents

반도체장치의비아홀형성방법 Download PDF

Info

Publication number
KR100464384B1
KR100464384B1 KR1019970022472A KR19970022472A KR100464384B1 KR 100464384 B1 KR100464384 B1 KR 100464384B1 KR 1019970022472 A KR1019970022472 A KR 1019970022472A KR 19970022472 A KR19970022472 A KR 19970022472A KR 100464384 B1 KR100464384 B1 KR 100464384B1
Authority
KR
South Korea
Prior art keywords
sccm
via hole
semiconductor device
forming
film
Prior art date
Application number
KR1019970022472A
Other languages
English (en)
Other versions
KR19980086196A (ko
Inventor
권성운
신지철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970022472A priority Critical patent/KR100464384B1/ko
Publication of KR19980086196A publication Critical patent/KR19980086196A/ko
Application granted granted Critical
Publication of KR100464384B1 publication Critical patent/KR100464384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 반도체장치의 비아 홀(via hole) 형성방법을 개시한다. 본 발명은 반도체기판 상에 도전막을 형성하는 단계; 상기 도전막 상에 캡핑층(capping layer)을 형성하는 단계; 상기 캡핑층(capping layer) 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 하여 제1 가스조성물을 사용하여 상기 캡핑층(capping layer)이 노출될 때까지 상기 층간절연막을 식각하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 하여 제2 가스조성물을 사용하여 상기 캡핑층(capping layer)을 식각함으로써 상기 도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법을 제공한다.

Description

반도체장치의 비아 홀(via hole) 형성방법{Method for forming VIA hole in semiconductor device}
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치에 있어서 하부도전층과 상부도전층 사이의 연결통로인 비아 홀(via hole) 형성방법에 관한 것이다.
일반적으로 반도체장치에 있어서, 반도체기판과 도전층을 접속시키기 위한 콘택 홀 및 도전층과 도전층을 접속시키기 위한 비아 홀은, 이들 사이에 형성된 층간절연막(interlayer dielectric)을 부분적으로 식각함으로써 반도체기판 또는 도전층 표면 일부를 노출시키는 것에 의하여 형성된다.
특히 반도체장치의 고집적화와 고속도화에 따른 다층배선구조가 도입됨에 따라서 비아 홀 형성의 중요성이 높아지고 있다.
도 1 내지 도 3은 종래의 비아 홀 형성방법의 문제점을 설명하기 위해 도시한 단면도들이다.
도 1은 하부 도전막(101), 캡핑층(103), 층간절연막(105) 및 포토레지스트 패턴(107)을 순차적으로 형성하는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 먼저 반도체기판(도시생략) 상에 하부도전막(101) 및 캡핑층(103)을 형성한다. 상기 하부도전막(101) 및 상기 캡핑층(103)은 각각 알루미늄(Al)막과 티타늄 나이트라이드(TiN)막으로 형성한다. 이어서, 상기 층간절연막(105)을, 예를 들면 실리콘 산화막으로 형성한다. 계속하여, 상기 층간절연막(105) 상에 포토레지스트막을 도포하고 패터닝하여 비아 홀이 형성될 영역을 한정하는 포토레지스트 패턴(107)을 형성한다.
도 2는 상기 층간절연막(105), 상기 캡핑층(103) 및 상기 하부도전막(101) 들을 순차적으로 이방성식각하여 비아 홀(h)을 형성하는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 먼저 상기 포토레지스트 패턴(107)을 식각 마스크로 하여 상기 층간절연막(105), 상기 캡핑층(103) 및 상기 하부도전막(101)을 순차적으로 이방성식각하여 상기 하부도전막(101)을 노출시키는 비아 홀(h)을 형성한다. 이때, 상기 이방성 식각공정은 보통 불화탄소 계열의 가스, 예를 들면 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 헬륨(He) 또는 아르곤(Ar)의 가스조성물을 사용하여 진행된다.
그런데, 상기 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 헬륨(He) 또는 아르곤(Ar)의 가스조성물과 같은 불화탄소 계열의 가스조성물은 상기 층간절연막(105), 상기 캡핑층(103) 및 상기 하부도전막(101)을 식각하는 이외에, 상기 하부도전막(101)인 알루미늄과 반응하여 (AlFX)n 구조의 알루미늄 플루오라이드(Alminum Fluoride) 계열의 폴리머(p)를 많이 생성시키는 문제점을 발생시킨다. 상기 알루미늄 플루오라이드(Alminum Fluoride) 계열의 폴리머(p)는 비아 홀의 양측벽에 부착되는 데, 이들은 경질(hard)의 특성을 나타내기 때문에 후속의 상기 포토레지스트 패턴(107)을 애슁(ashing)하여 제거하는 데 사용하는 산소 플라즈마(O2 plasma)에 의하여 제거되지 않는다.
따라서, 상기 알루미늄 플루오라이드(Alminum Fluoride) 계열의 폴리머(p)를 제거하기 위하여는 질산수용액과 같은 웨트 케미칼(wet chemical)을 사용하여야 한다.
도 3은 상기 알루미늄 플루오라이드(Alminum Fluoride) 계열의 폴리머(p)를 제거하는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 상기 비아 홀(h)의 형성을 위한 식각시 발생한 알루미늄 플루오라이드(Alminum Fluoride) 계열의 폴리머(p)를 질산(HNO3)수용액을 이용하여 제거한다. 그런데, 질산(HNO3)수용액은 상기 비아 홀(h)에 의하여 노출된 하부금속막(101)의 표면을 부식시켜 결함(109, black via)을 생성시키는 문제점을 발생시킨다.
이어서, 도시하지는 않았지만 산소 플라즈마를 사용하여 상기 포토레지스트 패턴(107)을 애슁(ashing)하여 제거함으로써 상기 하부도전막(101)을 노출시키는 비아 홀(h)을 완성한다. 이때, 상기 비아 홀(h)에 의하여 노출된 상기 하부도전막(101)인 알루미늄막은 상기 산소 플라즈마(O2 plasma)와 반응하여 그 표면이 산화 알미늄(Al2O3)막으로 변한다.
요약하면, 상기한 바와 같이, 종래의 비아 홀 형성방법은 다음과 같은 문제점을 발생시킨다.
첫째, 식각부산물인 폴리머의 발생이 많다.
둘째, 상기 폴리머는 경질(hard)이기 때문에 이를 제거하기 위하여는 별도의 습식세정공정을 필요로 한다.
셋째, 상기 폴리머를 제거하기 위한 습식세정공정시 사용하는 질산수용액과 같은 웨트 케미칼의 공격에 의하여 하부도전막의 표면이 부식되어 결함(black via)이 많이 발생한다. 이로 인하여, 비아 홀을 통한 전자이동(electromigration)현상이 취약하여 소자의 신뢰성을 불량하게 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 문제점을 해결하기 위하여, 첫째, 식각부산물인 폴리머의 발생을 최소화할 수 있으며, 일단 생성된 폴리머는 포토레지스트 패턴을 애슁(ashing)할 때 함께 제거할 수 있고, 둘째, 비아 홀에 의하여 노출된 하부 도전막의 표면이 부식되어 발생하는 결함(black via)을 최소화할 수 있는 비아 홀(via hole) 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체기판 상에 도전막을 형성하는 단계; 상기 도전막 상에 캡핑층(capping layer)을 형성하는 단계; 상기 캡핑층(capping layer) 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 하여 제1 가스조성물을 사용하여 상기 캡핑층(capping layer)이 노출될 때까지 상기 층간절연막을 식각하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 하여 제2 가스조성물을 사용하여 상기 캡핑층(capping layer)을 식각함으로써 상기 도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법을 제공한다.
본 발명에 있어서, 상기 캡핑층은 티타늄 나이트라이드(TiN)막 또는 티타늄/티타늄 나이트라이드(Ti/TiN)막으로 형성하는 것이 바람직하다.
본 발명에 있어서, 상기 층간절연막은 PE-TEOS(Plasma Enhanced - TetraEthyl OrthoSilicate)막, USG(Undoped Silicate Glass)막 및 PE-OXIDE로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것이 바람직하다.
본 발명에 있어서, 상기 제1 가스조성물은 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 헬륨(He)의 혼합가스로 사용하는 것이 바람직한 데, 상기 혼합가스의 조성비는, 삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4)는 5 ∼ 20 sccm, 헬륨(He)은 50 ∼ 150 sccm 으로 사용하는 것이 더욱 바람직하다.
본 발명에 있어서, 상기 제1 가스조성물은 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 아르곤(Ar)의 혼합가스로 사용할 수도 있는 데, 이 경우, 상기 혼합가스의 조성비는, 삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4)는 5 ∼ 20 sccm, 아르곤(Ar)은 5 ∼ 20 sccm 으로 사용하는 것이 바람직하다.
본 발명에 있어서, 상기 제2 가스조성물은, 삼염화붕소(BCl3)로 사용하는 것이 바람직한 데, 상기 삼염화붕소(BCl3)의 사용량은, 70 ∼ 110 sccm으로 사용하는 것이 더욱 바람직하다.
본 발명에 있어서, 상기 제2 가스조성물은, 삼염화붕소(BCl3) ＋ 염소(Cl2)의 혼합가스로 사용할 수도 있는 데, 이 경우, 상기 혼합가스의 조성비는, 삼염화붕소(BCl3)는 50 ∼ 90 sccm, 염소(Cl2)는 5 ∼ 20 sccm으로 사용하는 것이 바람직하다.
본 발명에 따른 반도체장치의 비아 홀 형성방법은, 층간절연막을 식각할 때는 통상의 불화탄소계의 가스조성물을 사용하고, 캡핑층과 하부도전막을 식각할 때에는 염소계의 가스조성물을 사용하는 방식으로 식각층의 종류에 따라 식각가스를 달리함으로써, 식각부산물인 폴리머의 발생량을 감소시킬 수 있다. 또한, 상기 폴리머는 산소 플라즈마에 의하여 용이하게 분해되어 제거되는 알루미늄 클로라이드(Aluminum Chloride) 계열의 폴리머이기 때문에 습식제거공정의 추가없이도 포토레지스트 패턴을 애슁(ashing)하여 제거할 때 함께 용이하게 제거될 수 있다. 따라서, 전체적으로 비아 홀 형성공정이 간단해진다. 또한, 웨트 케미칼(wet chemical)에 의하여 하부도전막이 부식되어 발생하는 결함(black via)을 크게 감소시킬 수 있으므로, 비아 홀을 통한 전자이동(electromigration)현상이 양호해 진다. 이에 따라, 본 발명에 따른 반도체장치의 비아 홀 형성방법에 의하면 신뢰성이 있는 반도체장치를 제조할 수 있다.
이하, 본 발명의 바람직한 실시예에 대하여 첨부한 도 4 내지 도 7을 참조하여 상세히 설명한다.
도 4는 하부도전막(201), 캡핑층(203), 층간절연막(205) 및 포토레지스트 패턴(207)을 순차적으로 형성하는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 먼저 반도체기판(도시생략) 상에 하부도전막(201) 및 캡핑층(203)을 형성한다. 상기 하부도전막(201)은 알루미늄(Al)막을 스퍼터링하여 형성하며, 상기 캡핑층(203)은 티타늄 나이트라이드막(TiN) 또는 티타늄/티타늄 나이트라이드막(Ti/TiN)으로 형성한다. 상기 캡핑층(203)은 하부도전막(201)인 알루미늄의 난반사를 방지함으로써 후속의 사진식각공정이 용이하게 진행될 수 있도록 하기 위한 것인 데, 경우에 따라서는 상기 캡핑층(203)의 형성을 생략할 수도 있다. 계속하여, 상기 캡핑층(203) 상에 층간절연막(205)을 형성한다. 상기 층간절연막(205)은 PE-TEOS(Plasma Enhanced - TetraEthyl OrthoSilicate)막, USG(Undoped Silicate Glass)막 또는 PE-OXIDE막 중의 어느 하나로 형성한다. 계속하여, 상기 층간절연막(205) 상에 포토레지스트막을 도포한 후, 패터닝하여 비아 홀이 형성될 영역을 한정하는 포토레지스트 패턴(207)을 형성한다.
도 5는 상기 층간절연막(205)을 이방성식각하여 상기 캡핑층(203)을 노출시키는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 상기 포토레지스트 패턴(207)을 식각 마스크로 하여 제1 가스조성물을 사용하여 상기 층간절연막(205)을 식각하여 상기 캡핑층(203)을 노출시킨다. 상기 제1 가스조성물로는 실리콘 산화물의 식각가스로 통상 사용되는 불화탄소(fluorocarbon) 계열의 식각가스를 사용할 수 있는 데, 본 발명에서는 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 헬륨(He)의 혼합가스를 사용한다. 이때, 상기 혼합가스의 조성비는, 각각 삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4 )는 5 ∼ 20 sccm, 헬륨(He)은 50 ∼ 150 sccm 으로 조정한다. 상기 제1 가스조성물로는 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 아르곤(Ar)의 혼합가스로 사용할 수도 있는 데, 이 경우, 상기 혼합가스의 조성비는, 삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4)는 5 ∼ 20 sccm, 아르곤(Ar)은 5 ∼ 20 sccm 으로 조정한다.
도 6은 상기 캡핑층(203) 및 상기 하부도전막(201)의 표면 일부분을 식각하여 비아 홀(h)을 완성하는 단계를 설명하기 위한 단면도이다.
구체적으로 설명하면, 상기 포토레지스트 패턴(207)을 계속하여 식각마스크로 하여 제2 가스조성물을 사용하여 상기 캡핑층(203)과 상기 하부도전막(201)의 표면의 일부를 식각함으로써 상기 하부도전막(201)을 노출시키는 비아 홀(h)을 완성한다. 상기 제2 조성물로는 삼염화붕소(BCl3) 또는 삼염화붕소(BCl3) ＋ 염소(Cl2)의 혼합가스를 사용한다. 상기 제2 가스조성물로 삼염화붕소(BCl3)를 사용하는 경우에는 그 사용량을 70 ∼ 110 sccm으로 조정하고, 삼염화붕소(BCl3) ＋ 염소(Cl2)의 혼합가스를 사용하는 경우에는 그 사용량을 상기 삼염화붕소(BCl3)는 50 ∼ 90 sccm, 상기 염소(Cl2)는 5 ∼ 20 sccm으로 조정한다. 그런데, 상기 캡핑층(203) 및 상기 하부도전막(201)을 식각할 때 염소함유 가스를 사용함으로써 폴리머가 많이 발생하지 않으며, 또한 그 폴리머의 조성도 산소 플라즈마에 의하여 쉽게 분해되어 제거될 수 있는 (AlClX)n 구조의 알루미늄 클로라이드 계열이라는 장점이 있다. 따라서, 종래의 비아 홀 형성공정에 수반되는, 폴리머를 제거하기 위한 습식공정(wet process)을 생략하여 하부도전막(201)이 부식되는 것을 크게 감소시킬 수 있으며, 이에 따라 비아 홀 형성공정도 단순화할 수 있다.
도 7은 상기 포토레지스트 패턴(207)을 제거하는 설명하기 위한 단면도이다.
구체적으로 설명하면, 상기 결과물을 산소 플라즈마로 처리하여 상기 포토레지스트 패턴(207)을 애슁하여 제거한다. 이때, 상기 포토레지스트 패턴(207)이 제거됨과 동시에 상기 알루미늄 클로라이드 계열의 폴리머도 함께 제거된다.
이어서, 도시하지는 않았지만, 상기 층간절연막(205) 상에 상부도전막,예를 들면 알루미늄막을 형성함으로써 상부도전막과 하부도전막(201)을 비아홀(h)을 통하여 접속한다.
상기한 바와 같이, 본 발명에 따른 비아 홀 형성방법은 층간절연막을 식각할 때는 통상의 불화탄소계의 가스조성물을 사용하고, 캡핑층과 하부도전막을 식각할 때에는 염소계의 가스조성물을 사용하는 방식으로 식각층의 종류에 따라 식각가스를 달리함으로써, 식각부산물인 폴리머의 발생량을 감소시킬 수 있다. 또한, 상기 폴리머는 산소 플라즈마에 의하여 용이하게 분해되어 제거되는 알루미늄 클로라이드(Aluminum Chloride) 계열의 폴리머이기 때문에 습식제거공정의 추가없이도 포토레지스트 패턴을 애슁하여 제거할 때 함께 용이하게 제거될 수 있다. 따라서, 전체적으로 비아 홀 형성공정이 간단해진다. 또한, 웨트 케미칼(wet chemical)에 의하여 하부도전막이 부식되어 발생하는 결함(black via)을 크게 감소시킬 수 있으므로, 비아 홀을 통한 전자이동(electromigration)현상이 양호해 진다. 이에 따라, 본 발명에 따른 반도체장치의 비아 홀(via hole) 형성방법에 의하면 신뢰성이 있는 반도체장치를 제조할 수 있다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1 내지 도 3은 종래의 반도체장치의 비아 홀 형성방법의 문제점을 설명하기 위한 단면도들이다.
도 2 내지 도 7은 본 발명의 바람직한 실시예에 따른 반도체장치의 비아 홀 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
201 : 하부도전막 203 : 캡핑층
205 : 층간절연막 207 : 포토레지스트 패턴

Claims (9)

  1. 반도체기판 상에 Al을 포함하는 도전막을 형성하는 단계;
    상기 도전막 상에 TiN막 또는 Ti/TiN막을 형성하는 단계;
    상기 캡핑층(capping layer) 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 하여 불소를 포함하는 가스조성물을 사용하여 상기 캡핑층(capping layer)이 노출될 때까지 상기 층간절연막을 식각하는 단계; 및
    상기 포토레지스트 패턴을 식각마스크로 하여 삼염화붕소(BCl3)를 사용하여 상기 캡핑층(capping layer)을 식각함으로써 상기 도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 PE-TEOS막, USG막 및 PE-OXIDE로 이루어지는 그룹에서 선택된 어느하나로 형성하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  3. 제1항에 있어서, 상기 불소를 포함하는 가스조성물은 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 헬륨(He)의 혼합가스로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  4. 제3항에 있어서, 상기 혼합가스의 조성비는,
    삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4)는 5 ∼ 20 sccm, 헬륨(He)은 50 ∼ 150 sccm 으로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  5. 제1항에 있어서, 상기 불소를 포함하는 가스조성물은 삼불화메탄(CHF3) ＋ 사불화탄소(CF4) ＋ 아르곤(Ar)의 혼합가스로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  6. 제5항에 있어서, 상기 혼합가스의 조성비는,
    삼불화메탄(CHF3)은 30 ∼ 70 sccm, 사불화탄소(CF4)는 5 ∼ 20 sccm, 아르곤(Ar)은 5 ∼ 20 sccm 으로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  7. 제1항에 있어서, 상기 삼염화붕소(BCl3)의 사용량은,
    70 ∼ 110 sccm으로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  8. 제1항에 있어서, 상기 삼염화붕소(BCl3)와 염소(Cl2)의 혼합가스로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
  9. 제8항에 있어서, 상기 혼합가스의 조성비는,
    삼염화붕소(BCl3)는 50 ∼ 90 sccm, 염소(Cl2)는 5 ∼ 20 sccm으로 사용하는 것을 특징으로 하는 반도체장치의 비아 홀(via hole) 형성방법.
KR1019970022472A 1997-05-31 1997-05-31 반도체장치의비아홀형성방법 KR100464384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022472A KR100464384B1 (ko) 1997-05-31 1997-05-31 반도체장치의비아홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022472A KR100464384B1 (ko) 1997-05-31 1997-05-31 반도체장치의비아홀형성방법

Publications (2)

Publication Number Publication Date
KR19980086196A KR19980086196A (ko) 1998-12-05
KR100464384B1 true KR100464384B1 (ko) 2005-02-28

Family

ID=37383524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022472A KR100464384B1 (ko) 1997-05-31 1997-05-31 반도체장치의비아홀형성방법

Country Status (1)

Country Link
KR (1) KR100464384B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835506B1 (ko) * 2002-07-19 2008-06-04 주식회사 하이닉스반도체 반도체소자의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201938A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH06224306A (ja) * 1993-01-25 1994-08-12 Kawasaki Steel Corp ヴィア孔の埋め込み方法
JPH07273111A (ja) * 1994-03-31 1995-10-20 Kawasaki Steel Corp 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置
JPH07273112A (ja) * 1994-03-31 1995-10-20 Kawasaki Steel Corp 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置
JPH0945770A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置及びその製造方法
JPH10144676A (ja) * 1996-11-14 1998-05-29 Tokyo Electron Ltd 半導体素子の製造方法
KR19980053144A (ko) * 1996-12-26 1998-09-25 문정환 콘택홀 내의 전도성 플러그 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201938A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH06224306A (ja) * 1993-01-25 1994-08-12 Kawasaki Steel Corp ヴィア孔の埋め込み方法
JPH07273111A (ja) * 1994-03-31 1995-10-20 Kawasaki Steel Corp 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置
JPH07273112A (ja) * 1994-03-31 1995-10-20 Kawasaki Steel Corp 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置
JPH0945770A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置及びその製造方法
JPH10144676A (ja) * 1996-11-14 1998-05-29 Tokyo Electron Ltd 半導体素子の製造方法
KR19980053144A (ko) * 1996-12-26 1998-09-25 문정환 콘택홀 내의 전도성 플러그 형성방법

Also Published As

Publication number Publication date
KR19980086196A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
JP2007129219A (ja) 二酸化シリコンに対してｃ４ｆ８及び窒化チタンに対してｃｆ４を用いるエッチング工程
US5700740A (en) Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
US5599743A (en) Method of manufacturing a semiconductor device
US20060276031A1 (en) Method for forming via-hole in semiconductor device
US5420076A (en) Method of forming a contact for multi-level interconnects in an integrated circuit
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
KR100464384B1 (ko) 반도체장치의비아홀형성방법
JP2639369B2 (ja) 半導体装置の製造方法
US6077777A (en) Method for forming wires of semiconductor device
KR20020096678A (ko) 듀얼 다마신 배선 형성방법
US20050090113A1 (en) Method for removing photoresist after etching the metal layer
TWI462180B (zh) 蝕刻複合膜的方式
JP3465444B2 (ja) プラズマエッチング方法
JPH0745587A (ja) 半導体装置の製造方法
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
KR100363178B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
US6602789B2 (en) Method of forming a metal line in a semiconductor memory device
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100604075B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100244260B1 (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee