JP2004517470A - バイア形成工程において発生するエッチング残渣を除去する方法 - Google Patents

バイア形成工程において発生するエッチング残渣を除去する方法 Download PDF

Info

Publication number
JP2004517470A
JP2004517470A JP2002541715A JP2002541715A JP2004517470A JP 2004517470 A JP2004517470 A JP 2004517470A JP 2002541715 A JP2002541715 A JP 2002541715A JP 2002541715 A JP2002541715 A JP 2002541715A JP 2004517470 A JP2004517470 A JP 2004517470A
Authority
JP
Japan
Prior art keywords
gas
excited
microwave
power
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002541715A
Other languages
English (en)
Other versions
JP2004517470A5 (ja
Inventor
ティ. ニュエン、ティエン
ジュニア メディナ、バレンティン
ジェイ. ドップ、ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2004517470A publication Critical patent/JP2004517470A/ja
Publication of JP2004517470A5 publication Critical patent/JP2004517470A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S134/00Cleaning and liquid contact with solids
    • Y10S134/902Semiconductor wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

バイアの形成に使用される工程によって発生するエッチング残渣を、液体化学溶剤を必要とせず、かつバイア内に過剰な電荷を堆積させない工程を用いて除去する。一工程では、フッ化炭素および酸素を用いる。マイクロウェーブおよびRFの双方によってフッ化炭素および酸素を励起する。別の工程では、この二気体に加えてアルゴンを導入し、同様にマイクロウェーブおよびRFによってこれらの気体を励起する。本工程は、バイア内のエッチング残渣の除去を完了させると同時に、バイア上部の表面の上に容易に付着する付加的な残渣を全て除去する効果を有する。更なる工程において、先行する二工程の結果、水に高い溶解性を有するようになった残留フッ素化残渣の全てを、単に脱イオン化水を適用することによって除去する。

Description

【0001】
(発明の技術分野)
本発明は集積回路の製造方法に関し、より詳細には、フォトレジストを除去する方法に関する。
【0002】
(関連技術)
集積回路の製造に必要とされることの一つは、通常は金属である相互接続層(interconnect layers)の間にバイアを形成することである。これらの相互接続層は、層間誘電体(interlayer dielectric )、または単にILDとしても知られる中間層誘電体(interlevel dielectric)によって分離されている。二つの相互接続層の間に接続を形成する際には、上部の相互接続層を形成する前に、層間誘電体にバイアを形成する。バイアを形成する際には、フォトレジストを使用してバイアのパターンが提供される。フォトレジストにパターンを施した後、中間層誘電体を介して下部の相互接続層にバイアをエッチングする。この工程で重要な点は、その後のフォトレジストの除去である。フォトレジストは、その後、中間層誘電体上およびバイア内に上部相互接続層を形成する前に除去されなければならない。フォトレジストを除去する際の問題点の一つは、通常ベールまたはバイアベールと呼ばれるエッチング残渣が、概してバイア底部の側壁およびバイアの上部の角部に形成されることである。(ベールは、バイアの側壁全面にも拡がり得る。)このベールは、バイアの形成中に使用されるエッチャント材料の副産物、エッチングされた中間層誘電体由来のケイ素および炭素、ならびにバイア底部の下部の金属相互接続層からスパッターされた金属である。
【0003】
これらのベールは、一般に、液体溶剤を用いて湿式洗浄により除去される。最初に、乾式剥離法(dry strip)によってフォトレジストを除去し、次に湿式洗浄を行う。乾式剥離法では一般に、マイクロウェーブ源を用いて反応種を励起させ、ポリマーであるフォトレジストを攻撃するプラズマを生成させて、フォトレジストを剥ぎ取る。その後、溶剤を用いてウェットクリーンすることによって、ベールおよびレジスト残渣の全てが効率的に除去される。溶剤を導入した後、水を用いて溶剤を洗い流す。溶剤は非常に効果的であるが、消費コストが高く、幾何学的形状の収縮の問題を有し得る。極小のバイア内に溶剤を導入することは困難な問題の一つであり得る。加えて、溶剤が水で完全に除去されない場合に残渣が残留し、この残渣は、バイアの抵抗を増加させるか、または電気的接続の信頼性を損なう。実験データによると、ウェットクリーンを行ったこのタイプのバイアは、接点における過剰抵抗を避けるために概して24時間以内である適時に金属を充填する必要がある。
【0004】
溶剤を用いることによる問題点を克服する試みの技術の一つとしては、プラズマのエネルギー源にRFを使用することである。この方法は、ベールの除去に効果があることが証明されている一方、相互接続上に過剰な電荷を堆積させる。相互接続は、少なくともその数箇所においてゲート誘電体に接続されている。相互接続に蓄積した電荷は、ゲート誘電体全体に過剰な電位差を生じさせる可能性があり、その結果、ゲート誘電体を損傷させ得る。ゲート誘電体を損傷させるバイアの電荷の過剰な蓄積は、勿論大きな問題である。RFによって励起されたNF, O, およびNを使用する試みによって、過剰電荷の蓄積、ウエハ全体の均一性の不十分さ、およびバイア形成後24時間以内にバイアを充填する必要の問題が生じる。
【0005】
従って、液体溶剤を使用せずに、かつ周知の化学的RF洗浄法に関連した問題点の一つ以上を生じさせないフォトレジストの除去手段が必要とされている。
本発明は例証として記述するものであり、同様の参照番号が同様の構成要素を示す添付の図面において限定するものではない。
【0006】
(詳細な説明)
以下の記述において、CFおよびOを主要な化学物質として使用してフォトレジストを除去する実施態様を説明する。後続するアルゴンの添加によって、ILDの上部に堆積したフォトレジストの洗浄を補助する。その後、最初の二工程の有益な結果として溶解性になったフッ素化合物を、脱イオン化水によって除去する。これらの化学物質は、RFおよびマイクロウェーブの双方によって、一般に約25℃であると見なされる室温より高い温度にて励起される。
【0007】
図1に、半導体ウエハ12をその内部に備える装置10を示す。装置10は、CF源14、O源16、アルゴン源18、マイクロウェーブ源20、RF源22、反応チャンバ24、ウェーブガイド26、インレットチューブ28、バルブ30、バルブ32、バルブ34、バッフル36、およびチャック38を備える。反応チャンバ24は、その内部にバッフル36、ウエハ12、およびチャック38を備える。RF源22は、チャック38に接続されている。マイクロウェーブ源20は、ウェーブガイド26によって反応チャンバ24に接続されている。CF源14は、バルブ30を介してインレット28に選択的に連結されている。O源16は、バルブ32を介してインレット28に選択的に連結されている。アルゴン源18は、バルブ34を介してインレット28に選択的に連結されている。インレット28はウェーブガイド26に連結されており、従ってインレットチューブ28内の気体はウェーブガイド26内に入り、マイクロウェーブ源20によって励起される。その後、気体は励起された状態で、インレット28からウェーブガイド26を通ってチャンバ24内に入る。
【0008】
図2に、当業者に周知の技術によってバイアを形成した後の、ウエハ12の一部分50を示す。この部分50は、下部に金属層54を有するバイア52、層間誘電体層56、およびフォトレジスト層58を示す。図2に示すように、部分50は、フォトレジストがエッチングされてマスクが形成され、このマスクを使用して、層間誘電体層を金属層までエッチングしてバイア52を形成した後の段階である。好ましい実施態様において、金属層54は反射防止膜57を備える。バイア52内の層間誘電体層を除去した直後には、金属54の直上の角部に、エッチングによって生じた物質の堆積物59が残留している。これらの物質は、炭素、ケイ素、窒素、フッ素、およびチタンを含む。これらの物質は、ベールを形成し、後にバイアが充填されて電気的接触が形成されたときに問題が生じる可能性がある。この段階はベール除去が必要な一般的な出発点である。
【0009】
次のステップでは、本発明の実施態様に従って、図1の装置を使用してフォトレジストを除去する。チャック38の上にウエハ12を配置した後、マイクロウェーブ源20およびRF源22を作動させCFガスおよび酸素ガスをウェーブガイド26を経由してチャンバ24内に導入させることによって、フォトレジスト58を除去する。このように、CFおよびOはマイクロウェーブ源20によって励起されて、さらにRF源22によって励起されてチャンバ24内に入る。この工程によってフォトレジスト58は効果的に除去され、ベールを形成し得るバイア底部の側壁に存在するポリマーの結合が分解される。好ましい実施態様において、RFパワーおよびマイクロウェーブパワーを同時に適用する。別の一実施態様では、CFおよびOは、RFパワーもしくはマイクロウェーブパワーの一方のみによって励起される。一般に、フォトレジスト残渣64もまた残留する。
【0010】
フォトレジスト58をほぼ除去した後、図3に示すように、装置10を使用した除去ステップを適用する。フォトレジストをCF/Oによって剥離させた後、ILDの上には尚、図3に示される若干のフッ素を含む残渣が幾分か残留している。フッ素堆積物61は、バイア底部のバイア52の角部にも見られる。次のステップでは、インレット28内に、ひいてはウェーブガイド26内にアルゴンをさらに加える。従って、第二のステップでは、マイクロウェーブによって励起されてチャンバ24内に導入され、作動しているRF源に晒されるCF、O、およびアルゴンを使用する。好ましい実施態様においては、RFパワーおよびマイクロウェーブパワーを同時に適用する。別の一実施態様では、CFおよびOは、RFパワーもしくはマイクロウェーブパワーの一方のみによって励起される。マイクロウェーブおよびRFによって励起されたCF、O、およびアルゴンを使用するこのステップの結果を、図4に示す。図4では、フォトレジスト残渣64が除去されており、フッ素化物残渣61, 66が残留している。その後、脱イオン水を使用してフッ素化物残渣61, 66を除去する。フッ素化物残渣61, 66は水の水素と簡単に結合するので、脱イオン水はフッ素化物残渣61,66の除去に効果的である。従って、フッ素化物残渣61, 66の溶解および除去には、水の適用が効果的である。故に、その結果得られた図5に示す構造は非常に清浄である。図5に示すようにその結果、導電性材料のバイア52内への堆積は72時間後に行うことができ、接触状態はなお最良である。以前は、典型的な限界は24時間であった。
【0011】
従って本願では、液体溶剤を使用しなくとも非常に効果的であるフォトレジストの除去能力を開示する。この特定の実施態様では、金属はアルミニウムであり、反射防止膜は窒化チタンである。しかしながら他の金属を使用することも可能である。さらに、CF以外の気体も効果的に使用することもできる。このような他の気体には、CおよびCがある。CFは、フッ素の炭素に対する割合が高いため、より効果的であると想定される。炭素およびフッ素を含む他の気体も効果を有し得る。この工程では、RF源エネルギーは400ワット未満に維持される。350ワットのパワーも効果を有することが証明されているが、目下の工程の好ましいパワーは250ワットである。TiNを反射防止膜として使用している場合、エネルギーが高くなるとTiNが除去されてしまう。従って、CFとOの組み合わせの場合、エネルギーを反射防止膜の除去が問題となる点まで増加させるべきではない。
【0012】
チャック38の温度の好ましい範囲は45〜100℃であるが、室温より高い他の温度も効果的であり得る。温度を室温よりも高く上昇させると、角部におけるベールの除去はより効果的となる。これは主として、除去し難いチタン残渣が存在するためであると想定される。同様の問題は、フッ素が大量に存在することによっても生じ得る。高い温度はベールのチタン部分をより多量に除去し、これはフッ素の除去においても重要であり得る。高い温度はフッ素に大きく関係するベールのポリマー部分の分解を助長する。従ってこの時点で、フッ素はポリマーの一部ではないと見なされるため、高温の使用によってフッ素の完全除去が証明される。従って、反応温度は室温より高いことが望ましい。しかしながら、反射防止膜を過剰に除去することになるため、温度を過剰に上昇させるべきではない。
【0013】
CFおよびOのみを使用するステップでは、O流速は1250SCCM、CF4流速は20SCCM、圧力は約79.8Pa(0.6Torr)、マイクロウェーブパワーは1000ワット、RFパワーは250ワット、およびチャック温度は60℃にされ得る。継続時間は、従来の終点検知技術に基づく。CFおよびOを使用するステップでは、O流速は1250SCCM、CF流速は15SCCM、アルゴン流速は75SCCM、圧力は約79.8Pa(0.6Torr)、マイクロウェーブパワーは1000ワット、RFパワーは100ワット、チャック温度は60℃にされ得る。時間は、特定の中間層誘電体などに使用されている材料に基づいて変動し得る、実験結果に基づいて変動し得るが、15秒が効果的であることが証明されている。好ましい特徴としては、CF対O比が、約0.02対1より小さいことである。
【0014】
基本的には、選択された圧力はいずれも効果を有する。しかしながら、器具によって制限があることを考慮する必要がある。O流速が1250SCCM、CF流速が20SCCMである場合は、現在の器具による制限によって、使用し得る最低圧力は約46.55Pa(約0.35Torr)であり得る。しかしながら、より高い圧力が所望される場合は、化学物質の流速を低下し得る。圧力を変動させることの重要な点は、圧力が約59.85Pa(約0.45Torr)より低いと、概して、化学物質のバイア底部に位置するベールに対する洗浄能力が向上されることである。圧力が約66.5Pa(約0.5Torr)より高いと、概して、化学物質はバイア内のフォトレジストではなく、ILDの上部のフォトレジストを洗浄することとなる。
【0015】
この工程は、バイアが完全に金属層の上に配置されていない場合でも非常に効果的である。この場合、バイアは、金属層の一部分から偏倚している。その結果、概してバイアは深くなり、金属と整合されていなくなる。その結果、溶剤を使用した場合に、溶剤が集まる領域となる。溶剤がその領域に集まると、ベールも殆ど除去されなくなる。従ってこれは、ベールの除去に液体を使用しているために困難な問題となり得る。このようなバイアは、通常、アンランデッド(unlanded)バイアと称される。本発明を使用したアンランデッドバイアの場合、金属に隣接する狭い領域に集まる液体溶剤は存在しない。このようなアンランデッドバイアを図6に示す。ポケット領域60は、溶剤を使用した場合に問題となり得る。図6に、本発明を使用した結果を示す。
【0016】
当業者には、図面中の要素が簡略化および明確化を目的として描かれており、必ずしも当尺ではないことが理解されよう。例えば、図面中、数個の要素の寸法は、本発明の実施態様をより深く理解する助けとなるように他の要素に対して誇張され得る。
【0017】
前述の明細書中で、本発明を特定の実施態様を参照に説明してきた。しかしながら、当業者には請求項に述べられている本発明の範囲から逸脱することなく、様々な改良および変更が為されることが理解されよう。従って、明細書および図面は限定を目的とせずに説明を目的とし、このような改良および改良の全ては本発明の範囲内に含まれることを意図する。
【0018】
利益、他の長所、問題点の解決法は、特定の実施態様に関して上述した。しかしながら、利益、他の長所、問題点の解決法、および任意の利益、長所、または解決法を生じ得るかもしくはそれらが明白となる任意の要素は、請求項の数個または全部において不可欠であり、必須であり、あるいは基本的な特徴または要素であると解釈されるものではない。本願で使用されているように、用語「備える」、「備えている」、または任意の他のバリエーションは、非限定的な包含をカバーするものであり、従って要素の列挙を構成する工程、方法、物品、または装置は、それらの要素のみを包含するのではなく、表面に列挙されない、あるいはこれらの工程、方法、物品、または装置に本来備わる、他の要素も包含し得る。
【図面の簡単な説明】
【図1】本発明の構成に使用する装置の図。
【図2】先行技術による集積回路の一部分の断面図。
【図3】本発明によるその後の工程後の図2の集積回路の一部分の断面図。
【図4】本発明によるその後の工程後の図3の集積回路の一部分の断面図。
【図5】本発明によるその後の工程後の図4の集積回路の一部分の断面図。
【図6】本発明による工程後の代替的な断面図。

Claims (23)

  1. 絶縁材料中にバイアを形成するプロセスにおいて発生するエッチング残渣を除去する方法であって、該方法はエッチング残渣およびバイアに気体を適用する工程を含み、前記気体はRF源によって励起され、かつ前記気体はフッ化炭素および酸素からなる方法。
  2. 請求項1に記載の方法であって、前記RF源は、80〜350ワットにおいて作動される方法。
  3. 請求項1に記載の方法であって、前記フッ化炭素はCFである方法。
  4. 請求項3に記載の方法であって、酸素に対するCFの比が約0.02よりも小さい方法。
  5. 請求項1に記載の方法であって、前記気体はさらにアルゴンを含む方法。
  6. 請求項1に記載の方法であって、前記気体の少なくとも一部をマイクロウェーブ源によって励起する工程をさらに含む方法。
  7. 請求項6に記載の方法であって、前記マイクロウェーブ源は、500〜2000Wにおいて作動される方法。
  8. 集積回路内にバイアを形成する工程において発生するエッチング残渣を除去する方法であって、
    チャックを備えるチャンバを提供する工程と、
    チャンバ内において集積回路をチャックに接触させて配置する工程と、
    第一パワーレベルのRFパワーをチャンバに適用する工程と、
    フッ化炭素ガスおよび酸素ガスからなる、マイクロウェーブによって励起された気体をチャンバ内に導入する工程とからなる方法。
  9. 請求項8に記載の方法であって、前記フッ化炭素はCFである方法。
  10. 請求項8に記載の方法であって、脱イオン水で洗い流す工程をさらに含む方法。
  11. 請求項8に記載の方法であって、前記チャックは、室温より高い温度にある方法。
  12. 請求項11に記載の方法であって、前記室温より高い温度にあるチャックの温度は、さらに45〜100℃で定義される方法。
  13. 請求項8に記載の方法であって、マイクロウェーブによって励起された不活性ガスを導入する工程をさらに含む方法。
  14. 請求項13に記載の方法であって、前記不活性ガスはアルゴンである方法。
  15. 請求項13に記載の方法であって、前記マイクロウェーブによって励起された不活性ガスを導入する間に、第二パワーレベルのRFパワーを適用する工程をさらに含む方法。
  16. 請求項15に記載の方法であって、前記第二パワーレベルのRFパワーは、前記第一パワーレベルのRFパワーよりも小さい方法。
  17. 請求項15に記載の方法であって、第一パワーレベルのRFパワーを適用する場合のフッ化炭素ガスの酸素ガスに対する比が、第二パワーレベルのRFパワーを適用する場合のフッ化炭素ガスの酸素ガスに対する比よりも小さい方法。
  18. 集積回路内にバイアを形成する工程において発生するエッチング残渣を除去する方法であって、
    チャックを備えるチャンバを提供する工程と、
    チャンバ内において集積回路をチャックの上に配置する工程と、
    チャックをRFによって印加する工程と、
    第一のマイクロウェーブによって励起された気体を、チャンバ内に導入する工程であって、前記気体はフッ素と炭素との第一化合物からなる第一気体と、酸素からなる第二気体とからなる工程、と、
    前記第一のマイクロウェーブによって励起されたガスをチャンバ内に導入した後、フッ素と炭素との第二化合物からなる第三気体、酸素からなる第四気体、および不活性ガスからなる第五気体からなり、第二のマイクロウェーブによって励起された気体をチャンバ内に導入する工程とからなる方法。
  19. 請求項18に記載の方法であって、前記第一化合物および前記第二化合物は同一である方法。
  20. 請求項19に記載の方法であって、前記第一化合物および前記第二化合物はCFを含む方法。
  21. 請求項20に記載の方法であって、前記不活性ガスはアルゴンである方法。
  22. 請求項18に記載の方法であって、前記第一化合物はCFであり、前記第二化合物はCである方法。
  23. 請求項18に記載の方法であって、前記チャックの温度は室温よりも高く、前記第一のマイクロウェーブによって励起された気体は500〜2000ワットのマイクロウェーブパワーによって励起され、かつ前記RFによって印加されたチャックは400ワット未満のパワーによって励起される方法。
JP2002541715A 2000-11-07 2001-11-06 バイア形成工程において発生するエッチング残渣を除去する方法 Pending JP2004517470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/707,595 US6554004B1 (en) 2000-11-07 2000-11-07 Method for removing etch residue resulting from a process for forming a via
PCT/US2001/047140 WO2002039489A2 (en) 2000-11-07 2001-11-06 Method for removing etch residue resulting from a process for forming a via

Publications (2)

Publication Number Publication Date
JP2004517470A true JP2004517470A (ja) 2004-06-10
JP2004517470A5 JP2004517470A5 (ja) 2005-12-22

Family

ID=24842325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002541715A Pending JP2004517470A (ja) 2000-11-07 2001-11-06 バイア形成工程において発生するエッチング残渣を除去する方法

Country Status (7)

Country Link
US (1) US6554004B1 (ja)
JP (1) JP2004517470A (ja)
KR (1) KR20030093186A (ja)
CN (1) CN1265443C (ja)
AU (1) AU2002232520A1 (ja)
TW (1) TW523827B (ja)
WO (1) WO2002039489A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911349B2 (en) * 2001-02-16 2005-06-28 Boxer Cross Inc. Evaluating sidewall coverage in a semiconductor wafer
JP4838464B2 (ja) * 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
US7235489B2 (en) * 2004-05-21 2007-06-26 Agere Systems Inc. Device and method to eliminate shorting induced by via to metal misalignment
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean
US20070269975A1 (en) * 2006-05-18 2007-11-22 Savas Stephen E System and method for removal of photoresist and stop layer following contact dielectric etch
US7510965B2 (en) * 2006-11-30 2009-03-31 United Microelectronics Corp. Method for fabricating a dual damascene structure
KR20080060017A (ko) * 2006-12-26 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN102468144B (zh) * 2010-11-12 2015-11-25 北大方正集团有限公司 一种提高通孔中钛和氮化钛填充能力的方法
CN103361690B (zh) * 2012-03-31 2016-08-24 北大方正集团有限公司 Pcb的盲孔清洗方法
CN103377913B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 开口的形成方法
CN103972055B (zh) * 2013-01-31 2016-09-07 中微半导体设备(上海)有限公司 光刻胶去除方法
CN110299285B (zh) * 2019-06-19 2021-10-15 上海华力集成电路制造有限公司 一种改善晶圆表面缺陷的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595707A (en) * 1990-03-02 1997-01-21 Ventana Medical Systems, Inc. Automated biological reaction apparatus
JP3259380B2 (ja) 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
JP3529849B2 (ja) 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
US5780359A (en) * 1995-12-11 1998-07-14 Applied Materials, Inc. Polymer removal from top surfaces and sidewalls of a semiconductor wafer
KR100194789B1 (ko) * 1995-12-16 1999-06-15 김영환 반도체 소자의 폴리머 제거 방법
US5817579A (en) 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
US6117786A (en) 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6432830B1 (en) 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
CA2341548C (en) 1998-08-27 2006-12-19 Anon, Inc. Method of removing organic materials from substrates
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6130166A (en) * 1999-02-01 2000-10-10 Vlsi Technology, Inc. Alternative plasma chemistry for enhanced photoresist removal
US6376384B1 (en) * 2000-04-24 2002-04-23 Vanguard International Semiconductor Corporation Multiple etch contact etching method incorporating post contact etch etching

Also Published As

Publication number Publication date
TW523827B (en) 2003-03-11
CN1526161A (zh) 2004-09-01
WO2002039489A3 (en) 2003-12-11
WO2002039489A2 (en) 2002-05-16
AU2002232520A1 (en) 2002-05-21
US6554004B1 (en) 2003-04-29
KR20030093186A (ko) 2003-12-06
CN1265443C (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
KR100347648B1 (ko) 포토레지스트및에칭잔류물제거방법
JP4563340B2 (ja) 半導体デバイスの製造方法
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
JP2000332112A (ja) 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
US6325861B1 (en) Method for etching and cleaning a substrate
US7022612B2 (en) Method of removing etch residues
KR20070105259A (ko) low-k 유전 물질 손상이 감소한 마스킹 물질 제거방법
US6184134B1 (en) Dry process for cleaning residues/polymers after metal etch
KR100698103B1 (ko) 듀얼 다마센 형성방법
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
TWI354333B (en) Cleaning method following opening etch
KR100567379B1 (ko) 반도체 소자의 세정방법 및 세정장치
JP2004342873A (ja) 半導体装置およびその製造方法
KR100666881B1 (ko) 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
JP4482217B2 (ja) 半導体装置用洗浄剤及び半導体装置の洗浄方法
JPH0745587A (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
JP2003298049A (ja) 半導体装置の製造方法
JPH09270420A (ja) 半導体装置の製造方法
JP2003332465A (ja) 半導体メモリデバイスの製造方法
KR100332647B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408