KR100332109B1 - 반도체 소자의 비아홀 형성 방법 - Google Patents
반도체 소자의 비아홀 형성 방법 Download PDFInfo
- Publication number
- KR100332109B1 KR100332109B1 KR1019990025460A KR19990025460A KR100332109B1 KR 100332109 B1 KR100332109 B1 KR 100332109B1 KR 1019990025460 A KR1019990025460 A KR 1019990025460A KR 19990025460 A KR19990025460 A KR 19990025460A KR 100332109 B1 KR100332109 B1 KR 100332109B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- via hole
- metal layer
- semiconductor device
- lower metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 46
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24H—FLUID HEATERS, e.g. WATER OR AIR HEATERS, HAVING HEAT-GENERATING MEANS, e.g. HEAT PUMPS, IN GENERAL
- F24H9/00—Details
- F24H9/20—Arrangement or mounting of control or safety devices
- F24H9/2007—Arrangement or mounting of control or safety devices for water heaters
- F24H9/2035—Arrangement or mounting of control or safety devices for water heaters using fluid fuel
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23N—REGULATING OR CONTROLLING COMBUSTION
- F23N3/00—Regulating air supply or draught
- F23N3/08—Regulating air supply or draught by power-assisted systems
- F23N3/082—Regulating air supply or draught by power-assisted systems using electronic means
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
- H02P27/085—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 비아홀 형성 방법에 관한 것으로, 하부금속층과 상부금속층을 연결하기 위한 비아홀 형성 후 하부금속층을 일정 두께 식각하므로써 상부금속층과의 접촉 특성을 향상시킬 수 있고, 비아홀 저부의 노출된 하부금속층 상부에 성장된 자연산화막 제거시에 염산용액과 H2O를 가열하여 생성한 Cl-기를 이용하므로써, 비아홀 저부의 자연산화막만을 제거할 수 있는 반도체 소자의 비아홀 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 비아홀 형성 후의세정 공정시 비아홀 저부에 노출된 하부층 및 비아홀 측벽에 손상이 발생하지 않도록 하여 소자의 비아 저항을 감소시킬 수 있는 반도체 소자의 비아홀 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 하부금속층과 상부금속층이 콘택되는 비아홀의 접촉 면적이 감소하며, 이로 인하여 비아 저항이 점차적으로 증가하고 있다. 일반적으로 비아 저항은 비아홀의 크기가 감소함에 따라 콘택되는 면적에 반비례하여 증가한다. 그러므로 비아홀의 크기가 감소할수록 비아 저항이 증가하여 소자의 특성이 저하되게 된다. 또한, 비아홀 형성시 비아홀 저부의 노출된 하부금속층에 자연산화막이 존재하면, 하부금속층과 상부금속층이 안정되게 연결될 수 없어 비아저항을 증가시키는 요인으로 작용한다. 이러한 문제를 해결하기 위하여 비아홀 저부의 자연산화막은 고주파(RF) 전력을 이용한 식각 공정으로 제거한다.
도 1은 종래 반도체 소자의 비아홀 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.
반도체 기판(11) 상에 하부금속층(12)을 형성하고, 전체구조 상에 층간 절연막(13)을 형성한 다음, 포토레지스트(도시하지 않음)를 이용한 사진 및 식각 공정으로 층간 절연막(13)의 선택된 영역을 제거하여 비아홀(14)을 형성한다. 이후, 비아홀(14) 저부의 노출된 하부금속층(12) 상에 성장된 자연산화막을 제거하기 위한 세정 공정을 실시한다. 이 세정공정은 RF 전력을 이용하여 실시하는데, RF 식각시 하부 금속층(12) 표면의 자연 산화막만이 제거되는 것이 아니고 비아홀(13) 측벽의 층간 절연막도 같이 식각되게 되는 문제점이 있다. 또한, 소자의 고집적화에 따라비아홀의 에스팩트(aspect)비가 증가하여 비아홀 저부에 성장된 자연산화막을 제거하는 것이 점점 어려워지고 있으며, RF 식각시 비아홀 측벽의 산화막이 하부금속층 표면에 재증착되어(15), 세정 공정에 의해 오히려 비아 저항이 증가하고 반도체 소자의 성능을 저하되는 문제점이 있다.
따라서, 본 발명은 비아홀 형성시 하부 금속층을 충분히 식각하여 콘택 면적을 증가시키고, 비아홀 세정공정시에는 Cl-기를 이용하여 비아홀 저부의 자연산화막만이 제거되도록 하므로써, 저항이 낮고 안정된 특성을 갖는 반도체 소자의 비아홀 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 비아홀 형성 방법은 하부구조가 형성된 반도체 기판 상에 하부금속층을 형성하고, 전체구조 상에 층간 절연막을 형성하는 단계; 비아홀 형성용 포토레지스트막을 이용한 사진 및 식각 공정으로 층간 절연막의 선택된 부분을 제거하여 상기 하부금속층의 선택된 부분이 노출되는 비아홀을 형성하는 단계; 상기 층간 절연막을 마스크로 이용한 사진 및 식각 공정으로 상기 노출된 하부금속층을 일정 두께 제거하고, 표면에 잔류하는 Cl기를 제거하기 위하여 DI 린스를 실시하는 단계; 염산용액 및 H2O를 이용한 세정공정으로 상기 비아홀 저부의 노출된 하부금속층 상에 성장된 자연 산화막을 제거하는 단계; 상기 반도체 기판 표면에 존재하는 H2O 및 Cl기, 기타 반응 잔류물을 제거하기 위하여 상기 반도체 기판을 가열하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 반도체 소자의 비아홀 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2a 및 2b는 본 발명에 따른 반도체 소자의 비아홀 형성 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11, 21 : 반도체 기판 12, 22 : 하부금속층
13, 23 : 층간 절연막 14, 24 : 비아홀
15 : 재증착 산화막
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(21) 상에 하부금속층(22)을 형성하고, 전체구조 상에 층간 절연막(23)을 형성한다. 이후, 비아홀 형성용 포토레지스트막(도시하지 않음)을 이용한 사진 및 식각 공정으로 층간 절연막(23)의 선택된 부분을 제거한다. 다음에, 하부금속층(22)의 선택된 부분을 노출시킨 후, 층간 절연막(23)을 마스크로 이용한 사진 및 식각공정으로 하부금속층(22)을 일정 두께 제거한다. 여기에서, 비아홀(24) 형성을 위한 식각 공정에는 CF4, NF3, SF4등을 이용하고, 하부금속층(22)의 식각시에는 Cl2, BCl2, CCl2등을 이용한다. 하부금속층(22)을 식각할 때 과도하게 식각하게 되면, 하부금속층(22)이 모두 식각되므로 하부금속층(22) 두께의 1/3 내지 2/3만큼 식각되도록 식각율을 제거하여야 한다. 이후, 하부금속층(22)의 부식을 방지하기 위하여 DI 린스를 실시하므로써, Cl기를 제거한다.
도 2b는 비아홀(24)을 형성한 후 노출된 하부금속층(23) 표면의 자연 산화막(Al2O3)을 제거하기 위하여 염산(HCl)용액 및 H2O를 이용하여 세정공정을 실시한다. 이때 사용되는 염산 용액은 HCl의 농도가 35% 이하가 되도록 한다. 염산용액과 H2O를 가열하여 기화시키면 [화학식 1]과 같은 반응이 일어나고, 분해된 Cl-기에 의해 자연산화막을 제거할 수 있다.
또한, 하부금속층(23) 표면에 생성된 자연 산화막이 제거되는 반응식은 [화학식 2]와 같다.
염산용액과 H2O는 미리 섞어서 가열할 수도 있고, 또는 각각 가열하여 HCl을 분해시킬 수 있다. 이때, 염산용액과 H2O의 부피비는 1:9 내지 9:1로 한다. 염산의 양이 적을 경우에는 Cl-기의 부족으로 자연산화막이 완전히 제거되지 않고, 반대로 염산의 양이 너무 많을 경우에는 HCl의 분해가 잘 일어나지 않아 자연산화막의 제거가 어려워진다. 자연 산화막 제거시 반응 챔버의 온도는 100 내지 400℃로 하며, 압력은 1 내지 100Torr로 한다. 이러한 반응에 의해 제거되는 자연산화막의 두께는 하부금속층(22)을 기준으로 10 내지 200Å이 되도록 한다.
이와 같은 방법으로 자연산화막을 제거하고 난 후에는 기판을 다른 챔버에 로딩하고, 웨이퍼 표면에 존재하는 H2O 및 Cl기, 기타 반응 잔류물을 제거하기 위하여 챔버내의 가스 분위기를 Ar 또는 N2분위기로 하고 300 내지 500℃의 온도에서 30초 내지 2분간 반도체 기판(21)을 가열한다. 이후, 접착층 및 상부금속층 형성 공정 등을 진행하여 금속배선을 형성한다.
상술한 바와 같이 본 발명은 하부금속층과 상부금속층을 연결하기 위한 비아홀 형성 후 하부금속층을 일정 두께 식각하므로써 상부금속층과의 접촉 특성을 향상시킬 수 있다. 또한, 비아홀 저부의 노출된 하부금속층 상부에 성장된 자연산화막 제거시에 염산용액과 H2O를 가열하여 생성한 Cl-기를 이용하므로써, 하부금속층 및 비아홀 측벽의 층간절연막을 손상시키기 않고 자연산화막만을 제거할 수 있어, 고단차 비아에서 안정된 비아 저항을 얻을 수 있고, 이에 따라 소자의 특성 및 신뢰성을 향상시킬 수 있다.
Claims (12)
- 하부구조가 형성된 반도체 기판 상에 하부금속층을 형성하고, 전체구조 상에 층간 절연막을 형성하는 단계;비아홀 형성용 포토레지스트막을 이용한 사진 및 식각 공정으로 층간 절연막의 선택된 부분을 제거하여 상기 하부금속층의 선택된 부분이 노출되는 비아홀을 형성하는 단계;상기 선택된 부분이 제거된 층간 절연막을 마스크로 이용한 식각 공정으로 상기 노출된 하부금속층을 일정 두께 제거하는 단계;상기 하부금속층의 표면에 잔류하는 Cl기를 제거하기 위하여 DI 린스를 실시하는 단계;염산용액 및 H2O를 이용한 세정공정으로 상기 비아홀 저부의 노출된 하부금속층 상에 성장된 자연 산화막을 제거하는 단계;상기 반도체 기판 표면에 존재하는 H2O 및 Cl기, 기타 반응 잔류물을 제거하기 위하여 상기 반도체 기판을 가열하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 비아홀 형성을 위한 식각 공정시에는 CF4, NF3, SF4등을 이용하는 것을특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 하부금속층의 식각시에는 Cl2, BCl2, CCl2등을 이용하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 하부금속층은 하부금속층 전체 두께의 1/3 내지 2/3만큼 식각하는 것을 특징으로 하는 반도체 소자의 베아홀 형성 방법.
- 제 1 항에 있어서,상기 염산 용액은 HCl의 농도가 35% 이하인 것을 이용하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 염산용액과 H2O는 미리 혼합하여 가열하므로써 HCl을 분해시키는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 염산용액과 H2O는 각각 가열하여 HCl을 분해시키는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 염산용액과 H2O의 부피비는 1:9 내지 9:1로 하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 자연산화막은 반응 챔버의 온도를 100 내지 400℃로 하고, 압력을 1 내지 100Torr로 하여 제거하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 자연산화막은 10 내지 200Å의 두께만큼 제거하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판은 Ar 또는 N2분위기에서 가열하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판은 300 내지 500℃의 온도에서 30초 내지 2분간 가열하는 것을 특징으로 하는 반도체 소자의 비아홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025460A KR100332109B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 비아홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025460A KR100332109B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 비아홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004746A KR20010004746A (ko) | 2001-01-15 |
| KR100332109B1 true KR100332109B1 (ko) | 2002-04-10 |
Family
ID=19597213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025460A KR100332109B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 비아홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332109B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170083438A (ko) * | 2016-01-08 | 2017-07-18 | 인제대학교 산학협력단 | 구리와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR20170083713A (ko) * | 2016-01-08 | 2017-07-19 | 인제대학교 산학협력단 | 구리와 니켈과 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR101821476B1 (ko) * | 2016-01-08 | 2018-01-23 | 인제대학교 산학협력단 | 구리와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
| KR101832585B1 (ko) * | 2016-01-08 | 2018-02-28 | 인제대학교 산학협력단 | 구리와 니켈과 cnt와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR101832584B1 (ko) * | 2016-01-08 | 2018-02-28 | 인제대학교 산학협력단 | 구리와 니켈과 cnt와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
| KR101832586B1 (ko) * | 2016-01-08 | 2018-04-16 | 인제대학교 산학협력단 | 구리와 니켈과 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403130B1 (ko) * | 2001-12-27 | 2003-10-30 | 동부전자 주식회사 | 반도체 소자용 금속 배선의 클리닝 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293256A (ja) * | 1991-03-22 | 1992-10-16 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH09320983A (ja) * | 1996-06-01 | 1997-12-12 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
-
1999
- 1999-06-29 KR KR1019990025460A patent/KR100332109B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293256A (ja) * | 1991-03-22 | 1992-10-16 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH09320983A (ja) * | 1996-06-01 | 1997-12-12 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170083438A (ko) * | 2016-01-08 | 2017-07-18 | 인제대학교 산학협력단 | 구리와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR20170083713A (ko) * | 2016-01-08 | 2017-07-19 | 인제대학교 산학협력단 | 구리와 니켈과 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR101821476B1 (ko) * | 2016-01-08 | 2018-01-23 | 인제대학교 산학협력단 | 구리와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
| KR101832585B1 (ko) * | 2016-01-08 | 2018-02-28 | 인제대학교 산학협력단 | 구리와 니켈과 cnt와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR101832584B1 (ko) * | 2016-01-08 | 2018-02-28 | 인제대학교 산학협력단 | 구리와 니켈과 cnt와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
| KR101832586B1 (ko) * | 2016-01-08 | 2018-04-16 | 인제대학교 산학협력단 | 구리와 니켈과 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 |
| KR101890023B1 (ko) * | 2016-01-08 | 2018-08-21 | 인제대학교 산학협력단 | 구리와 니켈과 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
| KR101895114B1 (ko) * | 2016-01-08 | 2018-09-04 | 인제대학교 산학협력단 | 구리와 그래핀으로 이루어지는 반도체용 열전도성 전자파 차폐도료 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004746A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904154A (en) | Method for removing fluorinated photoresist layers from semiconductor substrates | |
| KR101082993B1 (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
| US20060128159A1 (en) | Method of removing etch residues | |
| US5702869A (en) | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates | |
| JP4397126B2 (ja) | 反射防止コーティング材層形成方法 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| JP2001148356A (ja) | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| US7199060B2 (en) | Method for patterning dielectric layers on semiconductor substrates | |
| KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| KR100596899B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3637564B2 (ja) | 導電コンポーネント及び導電ラインの形成方法 | |
| KR100461743B1 (ko) | 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법 | |
| KR100416657B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
| KR100688778B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100688777B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |