KR100342393B1 - 반도체 소자의 감광막 제거 방법 - Google Patents

반도체 소자의 감광막 제거 방법 Download PDF

Info

Publication number
KR100342393B1
KR100342393B1 KR1019990067725A KR19990067725A KR100342393B1 KR 100342393 B1 KR100342393 B1 KR 100342393B1 KR 1019990067725 A KR1019990067725 A KR 1019990067725A KR 19990067725 A KR19990067725 A KR 19990067725A KR 100342393 B1 KR100342393 B1 KR 100342393B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
photoresist pattern
oxygen
mtorr
Prior art date
Application number
KR1019990067725A
Other languages
English (en)
Other versions
KR20010066140A (ko
Inventor
오상훈
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019990067725A priority Critical patent/KR100342393B1/ko
Publication of KR20010066140A publication Critical patent/KR20010066140A/ko
Application granted granted Critical
Publication of KR100342393B1 publication Critical patent/KR100342393B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속 배선을 형성한 후 남아 있는 감광막 패턴을 플라스마를 이용한 건식 식각으로 제거하며, 두 단계의 식각 공정을 실시하게 된다. 첫 번째 단계에서는 반응실에 산소와 수증기의 유입량이 1:2인 비율로 두 기체를 넣어 700 mTorr에서 1,200 mTorr의 압력으로 맞춘 후 1,000W에서 1,250W의 전력을 공급하여 플라스마를 띄워 식각한다. 이어, 두 번째 단계에서는 첫 번째 단계와 동일한 압력과 전력에서 하되 반응실에 산소 기체의 유입량을 500 sccm에서 700 sccm으로 하여 식각한다. 이와 같이 두 단계의 식각을 실시하여 금속 배선의 부식을 방지하면서 감광막 패턴을 제거할 수 있다.

Description

반도체 소자의 감광막 제거 방법{a removing method of a photoresist pattern for a semiconductor device}
본 발명은 반도체 소자의 감광막 제거 방법에 관한 것이다.
일반적으로 반도체 소자에는 n형 또는 p형의 기판 위에 채널, 소스, 드레인 영역 등의 불순물이 도핑되어 있는 활성(active) 영역이 형성되어 있으며, 그 위에는 각각의 영역 상부에 접촉 구멍(contact)을 가지는 절연막이 형성되어 있다. 절연막 위에는 접촉 구멍을 통하여 각각의 영역과 연결되는 배선이 형성되어 있다.
이와 같은 반도체 소자를 제조하기 위해서는 박막의 증착 및 사진 식각 공정 등을 주로 사용한다. 특히, 배선을 형성하기 위해 배선용 금속 또는 도전체를 증착하고 그 위에 감광막을 형성하고 이를 마스크로 하부층을 식각한 후 감광막을 제거한다.
감광막을 인-시츄(in-situ)로 제거할 때는 통상 산소(O2)와 수증기(H2O)의 유입량을 1:2 비율로 넣고 전체 압력을 700 mTorr에서 1,200 mTorr로 한 반응실에 1,000W에서 1,250W의 RF(radio frequency) 전력을 공급하여 플라스마를 띄운 후 식각을 실시한다. 이때, 금속 배선의 부식(corrosion)은 거의 없으나 도 2의 사진의 중앙 부분에서 보듯이 감광막 패턴이 남아 있다. 이러한 감광막 패턴은 후속 공정에서 절연막을 고온 증착할 때 벗겨져 나와 공정 상의 불순물로 되어 소자의 손상(damage)을 가져올 수 있다.
한편, 반응실에 수증기만을 넣고 RF 전력을 공급하여 플라스마를 띄워 식각한 후, 이어 산소 기체를 넣어 식각을 실시하는 두 단계의 식각을 할 수도 있다. 이러한 식각에서 감광막 패턴은 잘 제거되지만 금속 배선의 부식이 발생하기 쉽다.
본 발명이 이루고자 하는 기술적 과제는 감광막을 금속 배선의 부식 없이 완전히 제거하는 것이다.
도 1a 및 도 1b는 본 발명에 따른 식각 반응실을 공정 순서에 따라 도시한 도면이고,
도 2 및 도 3은 종래의 기술에 따른 식각 후의 기판과 본 발명에 따른 식각 후의 기판을 나타낸 사진이다.
이러한 과제를 달성하기 위하여 본 발명에서는 수증기와 산소 분위기에서 먼저 식각하고 이어 산소 분위기에서 식각한다.
본 발명에 따르면, 식각 반응실에 감광막 패턴이 형성되어 있는 기판을 장착한 후, 수증기와 산소 분위기에서 제1 식각하고 이어 산소 분위기에서 제2 식각한다.
이때, 제2 식각은 제1 식각 시간의 7%에서 10%의 시간 동안 실시하는 것이 바람직하다.
제1 식각은 산소와 수증기를 1:2의 비율로 주입하여 압력을 700 mTorr에서 1,200 mTorr로 한 후 1,000W에서 1,250W의 전력을 공급하여 플라스마를 띄워 실시하며, 제2 식각은 제1 식각에서의 동일한 압력 및 전력 조건 하에서 산소의 유입량을 500 sccm에서 700 sccm으로 하여 실시하는 것이 바람직하다.
이러한 본 발명의 제조 방법에서는 수증기와 산소 분위기에서 제1 식각하고 남아 있는 감광막 패턴을 제2 식각을 통해 완전히 제거할 수 있으며, 수증기 분위기에서만 식각하지 않으므로 금속 배선의 부식을 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 감광막 제거 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 1a 및 도 1b, 도 3을 참조하여 본 발명의 실시예에 따른 반도체 소자의 감광막 제거 방법에 대하여 상세히 설명한다.
도 1a에서와 같이 반응실(11)의 하단에는 척(12)이 설치되어 있다. 척(12) 위에는 기판(13)이 놓여져 있으며, 기판(13) 위에는 배선을 형성한 후 제거되어야 할 감광막 패턴(도시하지 않음)이 남아 있다. 이 반응실(11)에 산소와 수증기의 유입량을 1:2 비율로 하여 주입한 후 전체 압력을 700 mTorr에서 1,200 mTorr로 한다. 이어, 1,000W에서 1,250W의 전력을 공급하여 플라스마(14)를 띄워 감광막을식각한다. 이때의 식각은 종래의 식각 시간의 85%에서 90%의 시간만큼 실시한다.
이어, 도 1b에서와 같이 수증기 없이 산소의 유입량을 500 sccm에서 700 sccm으로 넣고 전체 압력과 전력은 첫 번째 식각에서와 동일한 조건으로 하고 산소 플라스마(15)를 띄워 식각을 실시한다. 이때의 식각은 첫 번째 식각 시간의 7%에서 10% 시간의 범위 내에서 한다.
이렇게 하면 도 3에서와 같이 금속 배선이 부식되지 않으면서 감광막 패턴이 완전히 제거됨을 볼 수 있다.
종래에 수증기와 산소 분위기에서 식각했을 때 남아 있는 감광막 패턴을 처음 식각 시간의 7%에서 10%의 시간만큼 산소 분위기에서 실시함으로써 완전히 제거할 수 있다.
이러한 공정에서 전체 식각 시간은 종래의 공정보다 줄어든다.
이와 같이 본 발명에서는 하부 금속막이 부식되지 않으면서 감광막 패턴이 완전히 제거되며 전체 공정 시간은 줄일 수 있다.

Claims (4)

  1. (정정) 금속 배선을 형성한 후 남아 있는 감광막 패턴을 플라스마를 이용한 건식 식각으로 제거하는 공정에 있어서,
    식각 반응실에 감광막 패턴이 형성되어 있는 기판을 장착하는 단계,
    상기 기판을 수증기와 산소 분위기에서 제1 식각하는 단계,
    상기 기판을 산소 분위기에서 제2 식각하는 단계
    를 포함하는 반도체 소자의 감광막 제거 방법.
  2. 제1항에서,
    상기 제2 식각은 상기 제1 식각 시간의 7%에서 10%의 시간 동안 실시하는 반도체 소자의 감광막 제거 방법.
  3. 제1항에서,
    상기 제1 식각은 상기 산소와 상기 수증기를 1:2의 비율로 주입하여 압력을 700 mTorr에서 1,200 mTorr로 한 후 1,000W에서 1,250W의 전력을 공급하여 플라스마를 띄워 실시하는 반도체 소자의 감광막 제거 방법.
  4. 제1항에서,
    상기 제2 식각은 상기 제1 식각에서의 동일한 압력 및 전력 조건 하에서 상기 산소의 유입량을 500 sccm에서 700 sccm으로 하여 실시하는 반도체 소자의 감광막 제거 방법.
KR1019990067725A 1999-12-31 1999-12-31 반도체 소자의 감광막 제거 방법 KR100342393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067725A KR100342393B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 감광막 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067725A KR100342393B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 감광막 제거 방법

Publications (2)

Publication Number Publication Date
KR20010066140A KR20010066140A (ko) 2001-07-11
KR100342393B1 true KR100342393B1 (ko) 2002-07-04

Family

ID=19634824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067725A KR100342393B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 감광막 제거 방법

Country Status (1)

Country Link
KR (1) KR100342393B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464771B1 (ko) * 2002-06-12 2005-01-06 동부전자 주식회사 반도체 소자 제조 공정에서의 감광막 및 보호막 제거 방법
US10236442B2 (en) 2015-10-15 2019-03-19 Samsung Electronics Co., Ltd. Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713707B1 (ko) * 2006-05-04 2007-05-04 한국기계연구원 반도체 웨이퍼 및 fpd기판의 포토레지스트 제거용베이퍼 시스템 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321834A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp プラズマアツシング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321834A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp プラズマアツシング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464771B1 (ko) * 2002-06-12 2005-01-06 동부전자 주식회사 반도체 소자 제조 공정에서의 감광막 및 보호막 제거 방법
US10236442B2 (en) 2015-10-15 2019-03-19 Samsung Electronics Co., Ltd. Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same

Also Published As

Publication number Publication date
KR20010066140A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100679375B1 (ko) 마스킹 방법
JP2000277610A (ja) 半導体装置の製造方法
US6979633B2 (en) Method of manufacturing semiconductor device
KR100342393B1 (ko) 반도체 소자의 감광막 제거 방법
KR20010004746A (ko) 반도체 소자의 비아홀 형성 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100197531B1 (ko) 금속 배선막 형성을 위한 감광막 제거방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100221625B1 (ko) 도선의 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100575078B1 (ko) 반도체 소자의 제조방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR20040102405A (ko) 반도체 소자의 제조방법
KR0172293B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100237025B1 (ko) 반도체 소자의 금속층 식각 방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100604759B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee