KR100274345B1 - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR100274345B1
KR100274345B1 KR1019970043852A KR19970043852A KR100274345B1 KR 100274345 B1 KR100274345 B1 KR 100274345B1 KR 1019970043852 A KR1019970043852 A KR 1019970043852A KR 19970043852 A KR19970043852 A KR 19970043852A KR 100274345 B1 KR100274345 B1 KR 100274345B1
Authority
KR
South Korea
Prior art keywords
based gas
chlorine
plasma etching
etching process
thin film
Prior art date
Application number
KR1019970043852A
Other languages
English (en)
Other versions
KR19990020392A (ko
Inventor
이성권
장현수
남상균
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970043852A priority Critical patent/KR100274345B1/ko
Publication of KR19990020392A publication Critical patent/KR19990020392A/ko
Application granted granted Critical
Publication of KR100274345B1 publication Critical patent/KR100274345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 구리박막을 이용한 반도체 소자의 금속배선 형성 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
구리배선을 형성하기 위한 식각 공정시 발생되는 언더컷(Under Cut)으로 인한 불량을 방지하고자 한다.
3. 발명의 해결방법의 요지
염소계의 가스를 반응 가스로 이용한 플라즈마 식각 공정으로 구리박막을 1차 식각한 후 염소계의 가스에 불소계의 가스를 미량 첨가시킨 상태에서 2차 식각 공정을 진행한다. 이러한 플라즈마 식각 공정은 전자 사이크로트론 공명 장치에서 이루어진다.
4. 발명의 중요한 용도
반도체 소자의 금속배선 형성에 적용된다.

Description

반도체 소자의 금속배선 형성 방법
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 전자 사이크로트론 공명(Electron Cyclotron Resonance; ECR) 장치를 이용하여 플라즈마 생성을 위한 반응 가스의 공급을 제어하므로써 언더컷(Under Cut)의 발생이 방지되도록 한 반도체 소자의 금속배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선은 알루미늄 또는 알루미늄 합금으로 이루어지는데, 반도체 소자가 고집적화됨에 따라 금속배선의 폭이 더욱 감소되기 때문에 전기적 특성이 우수한 새로운 금속배선 재료의 사용이 요구된다. 이러한 요구에 따라 최근에는 구리(Cu)를 사용하여 금속배선을 형성한다. 그러면 초고밀도집적회로(ULSI) 소자의 제조에 이용되는 종래의 금속배선 형성 방법을 설명하기로 한다.
절연층이 형성된 반도체 기판상에 구리박막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝하고, 패터닝된 감광막을 마스크로 이용한 플라즈마(Plasma) 식각 공정으로 노출된 부분의 구리박막을 패터닝하여 금속배선을 형성한다. 이때 식각 공정은 200℃ 이상의 온도에서 진행되며, 플라즈마를 생성하기 위해 염소계의 가스를 반응 가스로 이용한다.
따라서 상기와 같은 종래의 방법은 화학적 식각 특성이 강한 염소계의 가스를 사용하여 플라즈마를 생성하기 때문에 완전한 비등방성 식각이 이루어지기 어려우며, 이에 따라 식각 측면의 하부가 손실되는 언더컷 현상이 발생된다.
이러한 언더컷의 발생은 금속배선의 신뢰성을 저하시키며, 소자의 불량을 야기시킨다. 초고밀도집적회로(ULSI) 소자의 제조 공정에서 설계된 패턴의 전사가 정확히 이루어지지 않을 경우 소자의 신뢰성에 치명적인 영향을 미치게 된다.
따라서 본 발명은 염소계의 가스를 반응 가스로 이용한 플라즈마 식각 공정으로 구리박막을 1차 식각한 후 염소계의 가스에 불소계의 가스를 미량 첨가시킨 상태에서 2차 식각 공정을 진행하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 금속배선 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 소자의 금속배선 형성 방법에 있어서, 절연층이 형성된 반도체 기판상에 구리박막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝하는 단계와, 상기 단계로부터 전자 시이크론트론 공명 장치에서 염소계의 가스를 반응 가스로 이용한 1차 플라즈마 식각 공정을 진행하여 노출된 부분의 상기 구리박막이 소정 깊이 식각되도록 하는 단계와, 상기 단계로부터 염소계의 가스에 불소계의 가스가 미량 첨가된 반응 가스를 이용한 2차 플라즈마 식각 공정을 진행하여 나머지 두께의 상기 구리박막이 식각되도록 하는 단계와, 상기 단계로부터 잔류된 상기 감광막을 제거하는 단계로 이루어지는 것을 특징으로 한다.
제1(a)도 내지 제1(c)도는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 절연층
3 : 구리박막 3A : 구리배선
4 : 감광막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(c)도는 본 발명에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 소자의 단면도이다.
제1(a)도는 절연층(2)이 형성된 반도체 기판(1)상에 구리박막(3) 및 감광막(4)을 순차적으로 형성한 후 상기 감광막(4)을 패터닝하고, 패터닝된 상기 감광막(4)을 마스크로 이용한 1차 플라즈마 식각 공정으로 노출된 부분의 상기 구리박막(3)을 소정 깊이 예를들어, 전체 두께의 60 내지 70%를 식각한 상태의 단면도이다.
여기서, 상기 1차 식각 공정은 플라즈마의 밀도 및 방향성이 높고 플라즈마에 영향을 미치지 않는 상태에서 이온 에너지의 조절이 가능한 전자 사이크로트론 공명 장치(ECR)에서 실시되며, 1 내지 5mTorr의 압력, 300 내지 500W의 고주파전력(RF Power) 및 250 내지 500℃의 온도 분위기에서 실시된다.
이때, 상기 플라즈마를 생성하기 위해 사용되는 반응 가스는 CCl4, BCl3, HCl, HBr 등과 같은 염소계의 가스와 불활성 가스(예를들어 질소(N2))이며, 상기 염소계의 가스량은 5 내지 20ccm이 되도록 한다.
제1(b)도는 염소계의 가스에 불소계의 가스가 미량 예를들어, 염소계 가스량의 1 내지 10%가 첨가된 가스 및 불활성 가스를 반응가스로 이용하고, 고주파 전력을 증가시키며, 압력을 감소시킨 상태 즉, 1 내지 5mTorr의 압력, 500 내지 700W의 고주파 전력 및 250 내지 500℃의 온도 분위기에서 2차 플라즈마 식각 공정을 실시하여 나머지 두께의 노출된 상기 구리박막(3)을 제거하여 구리배선(3A)을 형성한 상태의 단면도이다. 여기서 상기 불소계의 가스로는 CF4, CHF3, NF3, SF6등이 사용된다.
제1(c)도는 잔류된 상기 감광막(4)을 제거한 상태의 단면도이다.
상기와 같이 2차 식각 공정시 불소계의 가스를 첨가시켜 화학적 반응에 의한 비등방성 식각이 감소되도록 하고, 고주파 전력을 증가시키며 압력을 감소시켜 플라즈마의 직진성이 증가되도록 하므로써 식각되는 구리박막 측벽의 모양(Profile)이 양호해지며 언더컷의 발생이 방지된다.
상술한 바와 같이 본 발명은 플라즈마의 밀도 및 방향성이 높고 플라즈마에 영향을 미치지 않는 상태에서 이온 에너지의 조절이 가능한 전자 사이크로트론 공명 장치(ECR)를 이용한다. 그리고 염소계의 가스를 이용한 1차 플라즈마 식각 공정으로 구리박막의 일부를 식각한 후 염소계의 가스에 불소계의 가스가 미량 첨가된 반응 가스를 이용하여 나머지 두께의 구리박막을 2차 플라즈마 식각한다.
그러므로 본 발명을 이용하면 식각되는 구리박막 측벽의 모양이 양호해지며 언더컷의 발생이 방지되어 금속배선의 신뢰성이 향상되고, 이에 따라 소자의 신뢰성 및 수율이 향상될 수 있다.

Claims (6)

  1. 반도체 소자의 금속배선 형성 방법에 있어서, 절연층이 형성된 반도체 기판상에 구리박막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝하는 단계와, 상기 단계로부터 전자 시이크론트론 공명 장치에서 염소계의 가스를 반응 가스로 이용한 1차 플라즈마 식각 공정을 진행하여 노출된 부분의 상기 구리박막이 소정 깊이 식각되도록 하는 단계와, 상기 단계로부터 염소계의 가스에 불소계의 가스가 미량 첨가된 반응 가스를 이용한 2차 플라즈마 식각 공정을 진행하여 나머지 두께의 상기 구리박막이 식각되도록 하는 단계와, 상기 단계로부터 잔류된 상기 감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  2. 제1항에 있어서, 상기 염소계의 가스는 CCl4, BCl3, HCl 및 HBr중 어느 하나이며, 가스의 흐름량은 5 내지 20sccm인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제1항에 있어서, 상기 1차 플라즈마 식각 공정시 상기 구리박막의 60 내지 70%가 식각되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  4. 제1항에 있어서, 상기 1차 플라즈마 식각 공정은 1 내지 5mTorr의 압력, 300 내지 500W의 고주파 전력 및 250 내지 500℃의 온도 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  5. 제1항에 있어서, 상기 2차 플라즈마 식각 공정시 첨가되는 불소계의 가스는 CF4, CHF3, NF3, SF6중 어느 하나이며, 상기 불소계 가스의 첨가량은 상기 염소계 가스량의 1 내지 10%인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  6. 제1항에 있어서, 상기 2차 플라즈마 식각 공정은 1 내지 5mTorr의 압력, 500 내지 700W의 고주차 전력 및 250 내지 500℃의 온도 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1019970043852A 1997-08-30 1997-08-30 반도체 소자의 금속배선 형성 방법 KR100274345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970043852A KR100274345B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970043852A KR100274345B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19990020392A KR19990020392A (ko) 1999-03-25
KR100274345B1 true KR100274345B1 (ko) 2001-01-15

Family

ID=40749499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043852A KR100274345B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100274345B1 (ko)

Also Published As

Publication number Publication date
KR19990020392A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100294838B1 (ko) 콘택트구조의제조방법
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
KR100669560B1 (ko) 반도체 소자의 도전 배선 형성 방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
JP3271373B2 (ja) ドライエッチング方法
KR100281129B1 (ko) 배선 형성 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100680944B1 (ko) 반도체 소자의 제조방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100315020B1 (ko) 반도체소자의배선형성방법
KR20030050845A (ko) 반도체 소자의 제조방법
JPH05206125A (ja) 半導体装置の製造方法
KR20000060960A (ko) 고밀도 플라즈마 식각 설비를 사용한 반도체소자의 알루미늄막식각 방법
KR20040008447A (ko) 반도체 소자의 플러그 형성 방법
KR20020050517A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980029720A (ko) 반도체소자의 금속배선 형성방법
KR19990057812A (ko) 반도체 소자의 깊이가 다른 콘택홀 형성 방법
KR20000020313A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee