KR100906642B1 - 반도체 소자의 게이트전극 제조방법 - Google Patents

반도체 소자의 게이트전극 제조방법 Download PDF

Info

Publication number
KR100906642B1
KR100906642B1 KR1020060096516A KR20060096516A KR100906642B1 KR 100906642 B1 KR100906642 B1 KR 100906642B1 KR 1020060096516 A KR1020060096516 A KR 1020060096516A KR 20060096516 A KR20060096516 A KR 20060096516A KR 100906642 B1 KR100906642 B1 KR 100906642B1
Authority
KR
South Korea
Prior art keywords
etching
film
gate
semiconductor device
manufacturing
Prior art date
Application number
KR1020060096516A
Other languages
English (en)
Other versions
KR20080029649A (ko
Inventor
유재선
김석기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096516A priority Critical patent/KR100906642B1/ko
Publication of KR20080029649A publication Critical patent/KR20080029649A/ko
Application granted granted Critical
Publication of KR100906642B1 publication Critical patent/KR100906642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

본 발명은 게이트전극인 텅스텐의 이상산화를 방지하기 위한 측벽보호막 형성시 폴리실리콘의 부분식각으로 인해 경사프로파일이 형성되는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상에 게이트절연막, 폴리실리콘막, 금속막과 게이트하드마스크를 순차로 적층하는 단계, 게이트마스크를 사용하여 상기 게이트하드마스크와 금속막을 식각하고, 상기 폴리실리콘막의 일부두께를 부분식각하는 단계, 상기 폴리실리콘막의 부분식각시 형성된 경사프로파일을 수직프로파일로 바꾸는 단계, 상기 폴리실리콘막을 포함하는 결과물의 전면에 보호막을 형성하는 단계, 상기 보호막을 식각하여 측벽보호막을 형성하는 단계, 잔류하는 상기 폴리실리콘막을 식각하는 단계를 포함하고, 상기한 본 발명은 게이트패턴의 측벽보호막을 형성하여 게이트전극인 텅스텐막의 이상산화를 방지할 뿐 아니라, 게이트패턴을 수직프로파일로 형성하여 콘택홀 형성시 오픈불량 및 플러그와 게이트패턴 간의 쇼트를 방지하여 소자특성 및 신뢰성을 향상시키는 효과가 있다.
게이트 재산화, 수직프로파일, 측벽보호막, 이상산화

Description

반도체 소자의 게이트전극 제조방법{METHOD FOR FABRICATING GATE ELECTRODE IN SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트절연막
23C : 폴리실리콘전극 24A : 금속전극
25A : 게이트하드마스크 26A : 하드마스크패턴
27 : 반사방지막 28 : 감광막패턴
29 : 측벽보호막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 게이트전극 제조방법에 관한 것이다.
반도체 소자의 제조공정에서 일반적으로 게이트전극을 텅스텐실리사이드(Ｗsix)로 사용하고 있다. 그러나, 반도체 소자의 고집적화에 따라 게이트패턴이 미세해지면서, 게이트의 폭(Gate Width)은 점점 작아지고, 이에 따른 게이트라인 저항(Word Line Rs)확보가 어려워졌다. 이로 인해, 게이트전극을 텅스텐실리사이드 대신 텅스텐(Ｗ)으로 사용하고 있다.
그러나, 텅스텐을 사용하는 게이트전극은 게이트 재산화(Gate Light Oxidation)진행 시 고온의 산소(Oxygen)분위기에서 텅스텐막이 원치않는 이상(abnormal)산화가 발생하게 되어 패턴모양이 일그러져 후속에서 형성되는 플러그(Plug)과 쇼트(Short)를 유발하게 된다.
이를 위해, 게이트패턴 형성시 텅스텐막 및 그 하부의 폴리실리콘전극을 일부식각하여 측벽보호막을 형성하는 공정이 실시되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트절연막(12)을 형성하고, 게이트절연막(12) 상에 폴리실리콘층(13), 텅스텐전극(14) 및 게이트하드마스크(15)를 순차로 형성한다.
이어서, 게이트하드마스크(15) 및 텅스텐전극(14)을 수직프로파일로 식각하 고, 텅스텐전극(14)의 이상산화를 방지하기 위해 폴리실리콘층(13)의 일부를 부분식각한다.
도 1b에 도시된 바와 같이, 일부식각된 폴리실리콘층(13)을 포함하는 결과물의 전면에 보호막을 형성한 후, 전면식각하여 측벽보호막(16)을 형성한다. 이때, 측벽보호막(16)은 주로 질화막을 사용한다. 이어서, 나머지 폴리실리콘층(13)을 식각하여 게이트패턴을 형성한다.
위와 같이, 종래 기술은 텅스텐전극(14)의 이상산화를 방지하기 위해 폴리실리콘층(13)의 일부를 부분식각하여 측벽호보막(16)을 형성한 후 나머지 폴리실리콘층(13)을 식각하여 게이트패턴을 형성한다.
그러나, 폴리실리콘층(13)의 부분식각시 식각배리어없이 부분식각을 하게되어 건식식각의 특성상 폴리실리콘층(13)에 경사('Ｓ')가 유발된다. 그리고, 경사 단면에 보호막이 증착되어 측벽보호막(16) 형성 및 나머지 폴리실리콘층(13) 식각 후에도 경사('Ｓ') 프로파일이 그대로 남아있어 수직단면의 식각모양을 형성하기가 어렵다.
특히, 이런 경사('Ｓ') 프로파일은 후속 플러그(Plug) 형성을 위한 콘택홀 식각시 다른 수직 프로파일에 비해 측벽보호막(16)의 손상이 심하여 쇼트(Short)가 발생하기 쉬우며 또한, 폴리실리콘층(13)의 경사가 커지는 부분에서 게이트패턴의 CD(Critical Demension)가 커져서 게이트패턴 간의 공간(Space)이 감소하여 후속 절연층 형성시 보이드(void)를 유발하거나 콘택홀 식각시 오픈불량(Not Open)을 유발하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트전극인 텅스텐의 이상산화를 방지하기 위한 측벽보호막 형성시 폴리실리콘의 부분식각으로 인해 경사프로파일이 형성되는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판 상에 게이트절연막, 폴리실리콘막, 금속막과 게이트하드마스크를 순차로 적층하는 단계, 게이트마스크를 사용하여 상기 게이트하드마스크와 금속막을 식각하고, 상기 폴리실리콘막의 일부두께를 부분식각하는 단계, 상기 폴리실리콘막의 부분식각시 형성된 경사프로파일을 수직프로파일로 바꾸는 단계, 상기 폴리실리콘막을 포함하는 결과물의 전면에 보호막을 형성하는 단계, 상기 보호막을 식각하여 측벽보호막을 형성하는 단계, 잔류하는 상기 폴리실리콘막을 식각하는 단계를 포함한다.
특히, 경사프로파일을 수직프로파일로 바꾸는 단계는 등방성건식식각을 실시하되 바텀파워는 인가하지 않고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시하거나, 바텀파워를 1Ｗ∼20Ｗ로 인가하고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시하는 것을 특징으로 하고, CF4, Cl2, HBr 및 O2이 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 메인가스로 이용하고, 메인가스에 He 또는 Ar가스를 첨가하여 실시하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21)의 게이트절연막(22)을 형성한다. 여기서, 반도체 기판(21)은 웰(Well)과 소자분리막의 소정공정이 완료된 기판이다. 또한, 게이트절연막(22)은 열산화막 또는 플라즈마산화막으로 형성한다.
이어서, 게이트절연막(22) 상에 폴리실리콘막(23), 금속막(24)과 게이트하드마스크층(25)을 순차로 적층하여 형성한다. 여기서, 금속막(24)은 구체적으로 텅스텐막/텅스텐질화막의 적층구조로 형성하고, 게이트하드마스크층(25)은 예컨대 질화막을 사용한다.
이어서, 게이트하드마스크층(25) 상에 별도의 하드마스크(26), 반사방지막(27)과 감광막패턴(28)을 형성한다. 여기서, 하드마스크(26)는 게이트패턴 형성을 위한 식각시 하드마스크역할을 하기 위한 것으로 예컨대 비정질카본으로 형성한다. 또한, 반사방지막(27)은 하드마스크(26)를 식각하기 위한 식각마스크 역할 및 감광막패턴(28)을 형성하기 위한 노광 공정에서 반사방지역할을 하기 위한 것으로 예컨대 SiON으로 형성한다. 그리고, 감광막패턴(28)은 감광막을 형성한 후 노광 및 현상을 실시하여 게이트패턴영역을 정의하도록 패터닝하여 형성한다.
도 2b에 도시된 바와 같이, 감광막패턴(28)을 식각마스크로 반사방지막(27) 및 하드마스크(26)를 식각한다. 여기서, 하드마스크(26)는 N2, O2 및 H2의 혼합가스를 사용하여 식각하되 수직프로파일을 갖도록 식각한다. 따라서, 수직프로파일을 갖는 하드마스크패턴(26A)이 형성된다.
이어서, 하드마스크패턴(26A)을 식각마스크로 게이트하드마스크층(25)을 식각한다. 여기서, 게이트하드마스크층(25)은 CF계 및 CHF계 가스를 메인가스로 사용하고 O2 및 Ar가스를 첨가가스로 사용하여 식각하되, 예컨대 CF계 가스는 CF4 또는 C2F6를 사용하고, CHF계 가스는 CHF3를 사용하여 식각한다. 따라서, 하드마스크패턴(26A)과 동일하게 수직프로파일을 갖는 게이트하드마스크(25A)가 형성된다.
게이트하드마스크층(25)의 식각과 동시에 감광막패턴(28) 및 반사방지막(27)은 모두 소실된다.
또한, 잔류하는 하드마스크패턴(26A)을 스트립한 후 후속 공정을 진행하거나, 스트립하지 않고 후속 공정을 진행할 수 있다. 본 발명의 실시예에서는 하드마스크패턴(26A)을 스트립으로 제거한 후 후속 공정을 진행하기로 한다.
도 2c에 도시된 바와 같이, 게이트하드마스크(25A)를 식각마스크로 금속막(24)을 식각한다. 특히, 금속막(24)은 비등방성식각으로 식각하고 과도식각을 실시하여 하부 폴리실리콘층(23)의 일부 두께를 부분식각한다.
여기서, 금속막(24)을 식각하는 공정은 ICP(Inductively Coupled Plasma), DPS(Decoupled Plasma Source) 또는 ECR(Electron Cyclotron Resonance)의 고밀도플라즈마식각장치에서 실시하고 SF계가스 또는 Cl2가스의 단독 또는 혼합가스를 메인가스로 이용하여 실시하되 SF계 가스를 10sccm∼50sccm, Cl2가스를 50sccm∼200sccm의 유량으로 플로우하여 실시한다.
또한, 메인가스에 O2, N2, Ar 및 He의 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 첨가하여 실시할 수 있다. 여기서, O2는 1sccm∼20sccm, N2는 1sccm∼100sccm, Ar은 50sccm∼200sccm, He는 50sccm∼200sccm의 유량을 사용한다.
특히, ICP 또는 DPS의 고밀도플라즈마 식각장치에서는 소스파워를 500Ｗ∼2000Ｗ로 인가하여 실시하고, ECR 타입의 고밀도플라즈마 식각장치에서 마이크로웨이브파워를 1000Ｗ∼3000Ｗ로 인가하여 실시한다.
금속막(24)의 식각이 완료되어 금속전극(24A)이 형성되고, 과도식각이 완료되는 시점에서 폴리실리콘층(23A)은 식각배리어없이 식각되어 건식식각 특성상 경사 프로파일('Ｓ')을 갖고 식각된다.
이어서 도 2d에 도시된 바와 같이, 폴리실리콘층(23A)의 경사프로파일을 수직프로파일('Ｖ')로 바꾼다. 여기서, 폴리실리콘층(23A)의 경사프로파일('Ｓ')을 수직프로파일('Ｖ')로 바꾸기 위해 등방성건식식각을 실시한다.
등방성건식식각은 바텀파워는 인가하지 않고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시하거나, 바텀파워를 1Ｗ∼20Ｗ로 인가하고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시한다. 또한, CF4, Cl2, HBr 및 O2의 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 메인가스로 이용하여 실시하고, 메인가스에 He 또는 Ar가스를 첨가하여 실시할 수 있다.
위와 같이, 바텀파워를 인가하지 않거나 1Ｗ∼20Ｗ로 작게 인가하여 등방성건식식각특성을 최대화하여 폴리실리콘층(23A)의 하부는 식각이 경미하게 되고 경사프로파일('Ｓ')을 갖는 옆면으로 식각이 이루어지게 하여 수직프로파일('Ｖ')로 바꿀 수 있다. 따라서, 수직프로파일('Ｖ')을 갖는 폴리실리콘층(23B)이 형성된다.
도 2e에 도시된 바와 같이, 폴리실리콘층(23B)을 포함하는 결과물의 전면에 보호막을 형성하고, 전면식각하여 측벽보호막(29)을 형성한다. 여기서, 측벽보호막은 후속 게이트재산화 공정시 고온산소 분위기에서 금속전극(24A)의 텅스텐막이 이상산화되는 것을 방지하기 위한 것으로 예컨대 질화막으로 형성한다. 또한, 측벽보호막(29)을 형성하기 위한 식각공정은 NF3, CF4, SF6, Cl2, O2, Ar, He, HBr 및 N2의 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 이용하여 실시한다.
위와 같이, 수직프로파일('Ｖ')을 갖는 폴리실리콘층(23B)을 포함하는 전면에 측벽보호막(29)을 형성함으로써 측벽보호막(29) 역시 수직프로파일을 확보할 수 있다. 따라서, 후속 게이트재산화시 고온산화 공정에 의한 금속전극(24A)의 텅스텐막이 이상산화되는 것을 방지할 뿐 아니라 후속 공정에서 경사프로파일로 인해 측벽보호막(29)이 손실되어 플러그와 게이트패턴간에 쇼트(Short)가 발생하거나, 게이트패턴의 CD가 증가하여 게이트패턴 간의 간격이 좁아짐으로써 발생되는 후속 절 연층 형성시 보이드발생 및 콘택홀 오픈불량을 방지할 수 있다.
이어서, 측벽보호막(29)의 형성에 의해 노출된 잔류하는 폴리실리콘층(23B)을 비등방성건식식각하여 폴리실리콘전극(23C)을 형성한다. 여기서, 폴리실리콘전극(23C)의 식각은 게이트절연막(22)과의 식각선택비를 높게 하여 실시하되, 산화막질의 게이트절연막(22)과 식각선택비를 높이기 위해 Cl2, O2, HBr 및 N2의 혼합가스를 사용하여 실시한다. 따라서, 게이트절연막(22) 및 하부의 반도체 기판(21)이 손상되는 것을 방지하면서 수직프로파일을 갖는 게이트패턴을 형성한다.
상기한 본 발명은, 게이트패턴의 측벽에 측벽보호막(29)을 형성하여 후속 게이트재산화시 고온산소 분위기에서 금속전극(24A)의 텅스텐막이 이상산화되는 것을 방지할 뿐 아니라, 측벽보호막(29)의 형성을 위해 폴리실리콘층(23C)의 일부를 부분식각시 식각특성에 의해 형성되는 경사프로파일('Ｓ')을 등방성건식식각을 실시하여 수직프로파일('Ｖ')로 바꿈으로써 측벽보호막(29)을 포함하는 최종 게이트패턴을 수직프로파일로 형성할 수 있는 장점이 있다.
또한, 게이트패턴이 수직프로파일로 형성됨으로써 후속 플러그 공정을 위한 콘택홀 공정시 측벽보호막(29)의 소실을 방지할 수 있고, 게이트패턴 간의 간격을 확보할 수 있기 때문에 후속 절연층 형성시 보이드 방지 및 콘택홀 공정시 오픈불량을 방지할 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 제조방법은 게이트패턴의 측벽보호막을 형성하여 게이트전극인 텅스텐막의 이상산화를 방지할 뿐 아니라, 게이트패턴을 수직프로파일로 형성하여 콘택홀 형성시 오픈불량 및 플러그와 게이트패턴 간의 쇼트를 방지하여 소자특성 및 신뢰성을 향상시키는 효과가 있다.

Claims (18)

  1. 반도체 기판 상에 게이트절연막, 폴리실리콘막, 금속막과 게이트하드마스크를 순차로 적층하는 단계;
    게이트마스크를 사용하여 상기 게이트하드마스크와 금속막을 식각하고, 상기 폴리실리콘막의 일부두께를 부분식각하는 단계;
    상기 폴리실리콘막의 부분식각시 형성된 상기 폴리실리콘막의 경사프로파일을 수직프로파일로 바꾸는 단계;
    상기 폴리실리콘막을 포함하는 결과물의 전면에 보호막을 형성하는 단계;
    상기 보호막을 식각하여 측벽보호막을 형성하는 단계; 및
    상기 측벽보호막의 형성에 의해 노출된 부분의 잔류하는 상기 폴리실리콘막을 식각하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 경사프로파일을 수직프로파일로 바꾸는 단계는,
    등방성건식식각으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 등방성건식식각은 바텀파워는 인가하지 않고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제2항에 있어서,
    상기 등방성건식식각은 바텀파워를 1Ｗ∼20Ｗ로 인가하고 소스파워를 100Ｗ∼1500Ｗ로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 등방성건식식각은 CF4, Cl2, HBr 및 O2이 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 메인가스로 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 등방성건식식각은 상기 메인가스에 He 또는 Ar가스를 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 폴리실리콘막의 일부두께를 부분식각하는 단계는,
    상기 금속막 식각시 과도식각을 실시하여 폴리실리콘막의 일부를 부분식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 금속막은 비등방성건식식각으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제8항에 있어서,
    상기 비등방성건식식각은 ICP, DSP 또는 ECR의 고밀도플라즈마식각장치에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제9항에 있어서,
    상기 비등방성건식식각은 SF계가스 또는 Cl2가스의 단독 또는 혼합가스를 메 인가스로 이용하여 실시하되 SF계 가스를 10sccm∼50sccm, Cl2가스를 50sccm∼200sccm의 유량으로 플로우하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제10항에 있어서,
    상기 비등방성건식식각은 상기 메인가스에 O2, N2, Ar 및 He의 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제11항에 있어서,
    상기 O2는 1sccm∼20sccm, N2는 1sccm∼100sccm, Ar은 50sccm∼200sccm, He는 50sccm∼200sccm의 유량을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 비등방성건식식각은, 상기 ICP 또는 DPS의 고밀도플라즈마 식각장치에 서 소스파워를 500Ｗ∼2000Ｗ로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 비등방성건식식각은, 상기 ECR 타입의 고밀도플라즈마 식각장치에서 마이크로웨이브파워를 1000Ｗ∼3000Ｗ로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제1항에 있어서,
    상기 보호막을 식각하여 측벽보호막을 형성하는 단계는,
    NF3, CF4, SF6, Cl2, O2, Ar, He, HBr 및 N2의 그룹 중에서 선택된 어느 하나 또는 둘 이상의 혼합가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제1항에 있어서,
    잔류하는 상기 폴리실리콘막을 식각하는 단계는,
    상기 게이트절연막과의 식각선택비가 높은 레시피로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제16항에 있어서,
    상기 게이트절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제16항 또는 제17항에 있어서,
    잔류하는 상기 폴리실리콘막을 식각하는 단계는,
    Cl2, O2, HBr 및 N2의 혼합가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060096516A 2006-09-29 2006-09-29 반도체 소자의 게이트전극 제조방법 KR100906642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096516A KR100906642B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 게이트전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096516A KR100906642B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 게이트전극 제조방법

Publications (2)

Publication Number Publication Date
KR20080029649A KR20080029649A (ko) 2008-04-03
KR100906642B1 true KR100906642B1 (ko) 2009-07-07

Family

ID=39532186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096516A KR100906642B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 게이트전극 제조방법

Country Status (1)

Country Link
KR (1) KR100906642B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057726B1 (ko) 2009-05-22 2011-08-18 주식회사 하이닉스반도체 반도체 장치 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054558A (ko) * 1997-12-26 1999-07-15 구본준 반도체 소자의 다층막 식각방법
KR20000014369A (ko) * 1998-08-20 2000-03-15 김규현 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR20030036061A (ko) * 2001-10-31 2003-05-09 인피네온 테크놀로지스 아게 집적 회로 장치용 게이트 층 스택의 제조 방법
KR100661233B1 (ko) 2004-12-15 2006-12-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054558A (ko) * 1997-12-26 1999-07-15 구본준 반도체 소자의 다층막 식각방법
KR20000014369A (ko) * 1998-08-20 2000-03-15 김규현 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR20030036061A (ko) * 2001-10-31 2003-05-09 인피네온 테크놀로지스 아게 집적 회로 장치용 게이트 층 스택의 제조 방법
KR100661233B1 (ko) 2004-12-15 2006-12-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 패턴 형성 방법

Also Published As

Publication number Publication date
KR20080029649A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
KR20080086686A (ko) 반도체 소자의 제조방법
KR100954107B1 (ko) 반도체 소자의 제조방법
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
KR100294838B1 (ko) 콘택트구조의제조방법
KR100888200B1 (ko) 반도체소자의 전도 패턴 형성 방법
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
US7341955B2 (en) Method for fabricating semiconductor device
KR20090104252A (ko) 반도체 소자 및 이의 제조 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100680944B1 (ko) 반도체 소자의 제조방법
KR20100003833A (ko) 반도체 소자 및 이의 제조 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100910865B1 (ko) 반도체소자 제조방법
KR100788364B1 (ko) 반도체 소자의 제조 방법
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100670673B1 (ko) 반도체장치의 제조 방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100680400B1 (ko) 반도체 소자의 비트라인 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100721591B1 (ko) 반도체소자의 제조방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR100612558B1 (ko) 난드 플래시 메모리 소자의 제조 방법
KR20080038845A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee