KR100745052B1 - 반도체소자의 랜딩플러그 콘택 형성방법 - Google Patents

반도체소자의 랜딩플러그 콘택 형성방법 Download PDF

Info

Publication number
KR100745052B1
KR100745052B1 KR1020010018407A KR20010018407A KR100745052B1 KR 100745052 B1 KR100745052 B1 KR 100745052B1 KR 1020010018407 A KR1020010018407 A KR 1020010018407A KR 20010018407 A KR20010018407 A KR 20010018407A KR 100745052 B1 KR100745052 B1 KR 100745052B1
Authority
KR
South Korea
Prior art keywords
gas
landing plug
contact
etch stop
forming
Prior art date
Application number
KR1020010018407A
Other languages
English (en)
Other versions
KR20020078628A (ko
Inventor
남기원
박상수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010018407A priority Critical patent/KR100745052B1/ko
Publication of KR20020078628A publication Critical patent/KR20020078628A/ko
Application granted granted Critical
Publication of KR100745052B1 publication Critical patent/KR100745052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 반도체소자의 랜딩플러그 콘택 형성방법에 관한 것으로, 특히 반도체소자 제조공정 중 층간절연막과 식각정지막을 동시에 건식식각하는 랜딩플러그 콘택 식각공정에 있어서, 이때 사용되는 식각가스의 종류와 가스들의 양에 따라 각 층의 식각율을 조절함으로써, 게이트라인의 스페이서와 식각정지막이 조금씩 식각되어 하부 반도체기판의 손실을 줄일 수 있을 뿐만 아니라 콘택 마아진을 확보할 수 있는 식각방법이다.
랜딩플러그, 콘택, 식각정지막, 게이트라인, 식각율, 건식식각

Description

반도체소자의 랜딩플러그 콘택 형성방법{Method for forming the landing plug contact hole in semiconductor device}
도 1은 종래의 랜딩플러그 콘택 형성을 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 220 : 절연층
240 : 도전층 260 : 하드마스크
200 : 게이트패턴 300 : 스페이서
400 : 게이트라인 500 : 층간절연막
600 : 랜딩플러그 콘택
본 발명은 반도체소자의 랜딩플러그 콘택 제조방법에 관한 것으로, 보다 상세하게는 반도체소자 제조 공정 중 층간절연막과 식각정지막을 동시에 건식식각하는 랜딩플러그 콘택 식각공정에 있어서, 이때 사용되는 식각가스의 종류와 가스들의 양에 따라 각 층의 식각율을 조절함으로써, 게이트라인의 스페이서와 식각정지막 조금씩 서서히 식각되어 하부 반도체기판의 손실을 줄일 수 있을 뿐만 아니라 콘택 마아진을 확보할 수 있는 콘택 식각방법에 관한 것이다.
최근의 반도체소자는 고집적화 됨에 따라 메모리 셀 크기가 점점 감소되면서 워드 라인 사이의 콘택 및 비트라인 사이의 콘택 마아진이 점차 작아지고 있다.
이에, 콘택 마아진을 높이기 위한 방안으로서, 널리 알려진 자기정렬 콘택(Self-Aligned Contact: 이하 SAC라 함) 제조 기술이 있으며, 이 기술은 주변구조물의 단차를 이용하여 콘택을 형성하는 것으로, 주변구조물의 높이, 콘택이 형성될 절연물질의 두께 및 식각방법에 의해 다양한 크기의 콘택을 마스크 사용없이 얻을 수 있기 때문에 고집적화에 의해 미소화되는 반도체소자의 실현에 적합한 방법으로 사용된다.
도 1은 종래의 랜딩플러그 콘택 형성을 나타낸 단면도이다.
여기에 도시된 바와 같이, 반도체기판(10) 상에 절연막(22)과 도전층(24) 및 하드마스크(26)를 순차적으로 적층하여 게이트패턴(20)을 형성한 후, 상기 게이트패턴(20)을 보호하기 위해 게이트패턴(20) 측벽에 질화막을 이용하여 스페이서((30)를 형성함으로써 게이트라인(40)을 형성된다.
이어서, 상기 게이트라인(40)과 게이트라인(40) 사이 반도체기판(10) 상부에 식각정지막(미도시함)인 질화막을 형성하여 후속 콘택 식각 공정 시, 반도체기판(10)이 손상되는 것을 방지한다.
그리고, 상기 결과물 상에 층간절연막(50)을 증착한 후, 콘택형성부위를 형성하여 콘택식각공정을 진행함으로써 랜딩플러그 콘택(60)을 형성한다.
그러나, 상기와 같은 종래 반도체소자의 랜딩플러그 콘택 형성방법을 이용하게 되면은 게이트라인과 게이트라인 사이에 형성된 식각정지막에 의해 콘택식각 시, 콘택의 활성영역(B)이 작게 형성되는 문제점이 있었다.
또한, 상기 식각정지막을 제거하기 위해 과도식각을 진행할 경우 게이트라인 중 상부의 게이트 하드 마스크인 질화막에 "A"와 같이 펀치 현상이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반도체소자 제조 공정 중 층간절연막과 식각정지막을 동시에 건식식각하는 랜딩플러그 콘택 식각공정에 있어서, 이때 사용되는 식각가스의 종류와 가스들의 양에 따라 각 층의 식각율을 조절함으로써, 게이트라인의 스페이서와 식각정지막 조금씩 서서히 식각되어 하부 반도체기판의 손실을 줄일 수 있을 뿐만 아니라 콘택 마아진을 확보할 수 있게 하는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체기판 상에 게이트패턴을 형성한 후, 그 측벽에 스페이서를 형성하여 게이트라인을 형성하는 단계와; 상기 게이트라인과 라인 사이 하부에 식각정지막을 증착한 후, 층간절연막을 증착하는 단계와; 상기 층간절연막 상부의 콘택형성부위에 자기정렬콘택 식각공정을 진행하여 랜딩플러그 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성방법을 제공한다.
본 발명은 상기 자기정렬콘택 식각 시, 층간절연막과 식각정지막을 동시에 건식식각하는 것을 특징으로 한다.
또한, 상기 자기정렬콘택 식각 시, 마이크로웨이브 방식의 장비 또는 RIE 방식의 장비를 사용하여 식각정지막과 층간절연막의 식각선택비가 1:1 이 되도록 각 장비에 사용되는 가스들의 양을 조절하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성방법을 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(100) 상에 절연막(220)과 도전층(240) 및 하드마스크(260)를 순차적으로 적층한 후, 식각공정을 진행하여 게이트패턴(200)을 형성한다.
그리고, 후속 식각공정 시, 상기 게이트패턴(200)을 보호하기 위해 질화막을 사용하여 게이트패턴(200) 측벽에 스페이서(300)를 형성함으로써, 게이트라인(400)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 게이트라인(400)과 게이트라인(400) 사이 반도체기판(100) 상부에 질화막으로 이루어진 식각정지막(500)을 얇게 증착하여 후속 콘택 식각공정 시, 반도체기판(100)이 손실되는 것을 방지한다.
그리고, 상기 게이트라인(400)이 형성된 반도체기판(100) 상에 층간절연막(600)을 증착하여 게이트라인(400)을 매립한다.
계속하여, 도 2c에 도시된 바와 같이, 상기 층간절연막(600) 상부에 콘택형성부위를 형성한 후, 자기정렬콘택 식각공정을 진행하여 랜딩플러그 콘택(700)을 형성한다.
이때, 상기 자기정렬콘택 식각공정 시, 층간절연막(600)과 식각정지막(500)을 동시에 건식식각하며, 이 식각공정은 마이크로웨이브 방식의 장비 또는 RIE 방식의 장비를 사용하여 이루어진다.
상기 마이크로웨이브 방식의 장비를 사용할 경우, NF3와 O2 및 He 중 적어도 어느 하나 이상의 가스를 이용하여 식각하며, NF3 가스는 5∼30sccm 정도, O2 가스는 10∼100sccm 정도, He 가스는 250∼2000sccm 정도의 량을 사용한다.
여기서, 상기와 같은 조건의 식각가스를 사용함으로써, 식각정지막(500)은 100∼200Å/min, 층간절연막(600)은 150∼250Å/min 정도의 두께로 식각선택비가 1:1 이 되도록 식각한다.
또한, 상기 RIE 방식의 장비를 사용할 경우에는, CF4와 O2 및 CHF3 중 적어도 어느 하나 이상의 가스를 이용하여 식각하며, CF4 가스는 5∼50sccm 정도, O2 가스는 5∼200sccm 정도, CHF3 가스는 5∼50sccm 정도의 량을 사용한다.
여기서, 상기와 같은 조건의 식각가스를 사용함으로써, 식각정지막(500)은 100∼200Å/min, 층간절연막(600)은 150∼250Å/min 정도의 두께로 식각선택비가 1:1 이 되도록 식각한다.
상기와 같이 식각하게 되면, 게이트라인의 스페이서와 식각정지막이 조금씩 식각되어 하부 반도체기판의 손실이 줄어들며, 게이트라인과 게이트라인 사이의 콘택의 활성영역 마아진 또한 확보된다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 랜딩플러그 콘택 형성방법을 이용하게 되면, 반도체소자 제조공정 중 층간절연막과 식각정지막을 동시에 건식식각하는 랜딩플러그 콘택 식각공정에 있어서, 이때 사용되는 식각가스의 종류와 가스들의 양에 따라 각 층의 식각율을 조절함으로써, 게이트라인의 스페이서와 식각정지막이 조금씩 식각되어 하부 반도체기판의 손실을 줄일 수 있을 뿐만 아니라 콘택 마아진을 확보할 수 있다.

Claims (8)

  1. 소정의 하부구조를 가지고 있는 반도체기판 상에 게이트패턴을 형성한 후, 그 측벽에 스페이서를 형성하여 게이트라인을 형성하는 단계;
    상기 게이트라인과 라인 사이 노출된 반도체 기판 위에 식각정지막을 증착한 후, 층간절연막을 증착하는 단계; 및
    상기 층간절연막 상에 상기 식각정지막과 층간절연막의 식각선택비가 1:1이 되는 식각 가스를 공급하는 자기정렬콘택 식각공정을 진행하여 랜딩플러그 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성방법.
  2. 제 1항에 있어서, 상기 자기정렬콘택 식각 시, 층간절연막과 식각정지막을 동시에 건식식각하는 것을 특징으로 하는 반도체소자의 랜딩플러그 콘택 형성방법.
  3. 제 2항에 있어서, 상기 자기정렬콘택 식각은 마이크로웨이브 방식의 장비를 사용하여 NF3와 O2 및 He 중 적어도 어느 하나 이상의 가스를 이용하여 식각하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제 3항에 있어서, 상기 NF3 가스는 5∼30sccm 정도, O2 가스는 10∼100sccm 정도, He 가스는 250∼2000sccm 정도의 량을 사용하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  5. 삭제
  6. 제 2항에 있어서, 상기 자기정렬콘택 식각은 RIE 방식의 장비를 사용하여 CF4와 O2 및 CHF3 중 적어도 어느 하나 이상의 가스를 이용하여 식각하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  7. 제 6항에 있어서, 상기 CF4 가스는 5∼50sccm 정도, O2 가스는 5∼200sccm 정도, CHF3 가스는 5∼50sccm 정도의 량을 사용하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  8. 삭제
KR1020010018407A 2001-04-06 2001-04-06 반도체소자의 랜딩플러그 콘택 형성방법 KR100745052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010018407A KR100745052B1 (ko) 2001-04-06 2001-04-06 반도체소자의 랜딩플러그 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010018407A KR100745052B1 (ko) 2001-04-06 2001-04-06 반도체소자의 랜딩플러그 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20020078628A KR20020078628A (ko) 2002-10-19
KR100745052B1 true KR100745052B1 (ko) 2007-08-01

Family

ID=27700150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010018407A KR100745052B1 (ko) 2001-04-06 2001-04-06 반도체소자의 랜딩플러그 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100745052B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027680A (ko) * 1998-10-29 2000-05-15 김영환 반도체 장치 제조 방법
KR20000050768A (ko) * 1999-01-14 2000-08-05 윤종용 반도체 장치의 자기정렬 콘택홀 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027680A (ko) * 1998-10-29 2000-05-15 김영환 반도체 장치 제조 방법
KR20000050768A (ko) * 1999-01-14 2000-08-05 윤종용 반도체 장치의 자기정렬 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20020078628A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US6855610B2 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
US7427564B2 (en) Method for forming storage node contact plug in semiconductor device
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
KR100576463B1 (ko) 반도체소자의 콘택 형성방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR20030002886A (ko) 희생산화막을 이용한 미세 라인 패턴 형성방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
KR100733459B1 (ko) 반도체 소자 제조 방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100532954B1 (ko) 반도체 소자의 콘택 형성 방법
KR100390815B1 (ko) 게이트전극 형성 방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20040001480A (ko) 랜딩 플러그 형성 방법
US20040264132A1 (en) Method for forming storage node contact plug of semiconductor device
KR100548564B1 (ko) 비트 라인 형성 방법
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR20100053896A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee