KR20000050768A - 반도체 장치의 자기정렬 콘택홀 형성방법 - Google Patents

반도체 장치의 자기정렬 콘택홀 형성방법 Download PDF

Info

Publication number
KR20000050768A
KR20000050768A KR1019990000850A KR19990000850A KR20000050768A KR 20000050768 A KR20000050768 A KR 20000050768A KR 1019990000850 A KR1019990000850 A KR 1019990000850A KR 19990000850 A KR19990000850 A KR 19990000850A KR 20000050768 A KR20000050768 A KR 20000050768A
Authority
KR
South Korea
Prior art keywords
forming
layer
film
pattern
capping
Prior art date
Application number
KR1019990000850A
Other languages
English (en)
Inventor
황선하
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990000850A priority Critical patent/KR20000050768A/ko
Publication of KR20000050768A publication Critical patent/KR20000050768A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치의 자기정렬 콘택홀 형성방법이 개시된다. 본 발명의 자기정렬 콘택홀 형성방법은 반도체 기판 상에 제1 절연막, 게이트 도전막 및 자기정렬 콘택홀 형성용 캡핑막을 차례대로 형성하는 단계와, 캡핑막중 자기정렬 콘택홀이 형성될 부분 이외에 형성되어 있는 캡핑막을 제거하여 제1 캡핑막 패턴을 형성하는 단계와, 게이트 도전막 및 제1 절연막을 차례로 패터닝하여 게이트 패턴 및 게이트 절연막을 형성하는 단계와, 게이트 패턴 측벽에 스페이서를 형성하는 단계와, 스페이서가 형성되어 있는 반도체 기판 전면에 식각정지막 및 층간절연막을 차례로 형성하는 단계와, 층간절연막 및 식각정지막을 식각하여 자기정렬 콘택홀을 형성하는 단계를 구비하며, 자기정렬 콘택홀 형성 단계시 제2 캡핑막 패턴과 스페이서는 층간 절연막에 대해 식각선택비가 커서 자기정렬 콘택홀이 완성될 때까지 손상되지 않는 것이 바람직하다.

Description

반도체 장치의 자기정렬 콘택홀 형성 방법{Fabrication method of SAC(Self Align Contact) hole of semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히, 자기정렬 콘택홀 형성 방법에 관한 것이다.
반도체 산업은 제조원가를 유지 또는 감소시키면서 소자 밀도를 증가시키는 경향으로 발전되어 왔다. 실리콘 칩의 임의의 면적 위에 더 많은 미세 회로들을 집적함으로써 소자 밀도를 증가시킨다. 또한, 특정 크기의 실리콘 웨이퍼에서 많은 칩들을 획득함으로써 제조 원가를 감소시킨다. 따라서, 미세화 기술을 구현하는 방법들이 꾸준히 개발되고 있다.
이러한 미세화 기술의 예로서 콘택홀을 형성하는 방법이 대표될 수 있다.
고집적 반도체 장치의 콘택홀은 감광도가 높은 포토레지스트와 정밀한 노광장비를 사용하여 사진공정을 실시하여 서브 마이크론(sub-micron) 홀을 갖는 포토레지스터 패턴을 형성한 후, 포토레지스트 패턴을 식각마스크로 사용하여 하부 물질막 예컨대, 절연막을 반응성 이온 식각(Reactive Ion Etching)하여 형성한다.
이렇게 형성된 서브 마이크론급의 미세한 콘택홀은 패턴 사진 공정 상의 마진 부족으로 인하여 공정상에 많은 어려움이 있다. 그리하여 최근에는 자기정렬 콘택홀(Self Align Contact : SAC)에 대한 연구가 활발히 진행되고 있다. 자기정렬 콘택홀을 형성하는 공정은 사진 공정 상의 마진에 상관없이 원하는 크기의 콘택홀을 형성하는 공정으로 각광을 받고 있다.
도 1 내지 도 2는 종래의 자기정렬 콘택홀을 형성하는 방법을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(2) 상에 게이트 절연막(4)을 내재한 게이트(6)를 형성한다. 게이트(6)의 상부에는 산화막으로 캡핑막(8)을 형성하고 게이트(6)의 측벽에는 질화막으로 스페이서(10)를 형성한다. 이와 같이 캡핑막(8)과 스페이서(10)를 식각률이 서로 다른 물질로 형성하여 이후에 실리사이드막이 형성되는 부분의 캡핑막(8)을 제거(decapping)할 때 스페이서(8)의 손상을 방지한다. 계속하여 캡핑막(8) 및 스페이서(10) 위로 식각정지막(12)을 형성한다.
도 2를 참조하면, 식각정지막(12)이 형성된 반도체 기판(2) 상에 층간절연막(14) 예컨대, 산화막을 형성한 후, 층간절연막(14) 상에 자기정렬 콘택홀을 형성하기 위하여 포토레지스트 패턴(16)을 형성한다. 포토레지스트 패턴(16)을 식각마스크로 층간절연막(14)을 식각하여 반도체 기판(2)의 소정영역을 노출시키는 자기정렬 콘택홀(18)을 형성한다.
이와 같은 자기정렬 콘택홀(18)은 층간절연막(14)과 식각정지막(12) 사이의 높은 식각선택비 예컨대, 10:1 정도의 식각선택비를 이용하여 층간절연막(14)을 식각해서 형성된다. 그런데, 게이트(6) 가장자리 위에 형성된 굴곡된 식각정지막(12)에서는 이러한 높은 식각선택비가 1:1 정도로 달라질 수 있다.
따라서, 달라진 식각선택비로 인하여 굴곡된 식각정지막(12)이 층간절연막(14)과 함께 식각되면, 층간절연막(14)과 동일한 물질막인 식각정지막(12) 아래의 캡핑막(8)도 식각된다. 그리하여, 이러한 자기정렬 콘택홀(18)은 자기정렬 콘택홀(18)을 매립하는 도전막과 게이트(6)가 식각된 산화막(8)을 통하여 전기적으로 단락되는 현상을 내포하는 문제점이 있다.
본 발명의 목적은 전기적 단락현상을 방지하는 자기정렬 콘택홀을 형성하는 방법을 제공하는 것이다.
도 1 내지 도 2는 종래의 자기정렬 콘택홀을 형성하는 방법을 도시한 단면도들이다.
도 3 내지 도 13은 본 발명의 일실시예에 따른 자기정렬 콘택홀을 형성하는 방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 장치의 자기정렬 콘택홀 형성방법은, 반도체 기판 상에 제1 절연막, 게이트 도전막 및 자기정렬 콘택홀 형성용 캡핑막을 차례대로 형성하는 단계와, 캡핑막중 자기정렬 콘택홀이 형성될 부분 이외에 형성되어 있는 캡핑막을 제거하여 제1 캡핑막 패턴을 형성하는 단계와, 게이트 도전막 및 제1 절연막을 차례로 패터닝하여 게이트 패턴 및 게이트 절연막을 형성하는 단계와, 게이트 패턴 측벽에 스페이서를 형성하는 단계와, 스페이서가 형성되어 있는 반도체 기판 전면에 식각정지막 및 층간절연막을 차례로 형성하는 단계와, 층간절연막 및 식각정지막을 식각하여 자기정렬 콘택홀을 형성하는 단계를 구비하며, 자기정렬 콘택홀 형성 단계시 제2 캡핑막 패턴과 스페이서는 층간 절연막에 대해 식각선택비가 커서 자기정렬 콘택홀이 완성될 때까지 손상되지 않는 것이 바람직하다.
캡핑막과 스페이서는 층간 절연막에 대한 식각선택비가 큰 동일한 물질로 형성하는 것이 바람직하다.
바람직한 실시예에 따른 자기정렬 콘택홀 형성 방법은 제1 캡핑막 패턴 중 금속 실리사이드막이 형성될 영역에 형성되어 있는 제1 캡핑막 패턴을 제거하여 제2 캡핑막 패턴을 형성하는 단계와, 자기정렬 콘택홀이 형성될 영역의 스페이서에 의해 노출된 반도체 기판 및 게이트 패턴 상부에 금속 실리사이드막을 형성하는 단계를 더 구비한다.
또한, 바람직한 실시예에 따른 게이트 패턴 및 게이트 절연막을 형성하는 단계는 제1 캡핑막 패턴이 형성되어 있는 기판 전면에 반사방지막을 형성하는 단계와, 반사방지막을 패터닝하여 게이트 패턴 형성용 마스크로 형성하는 단계와, 게이트 패턴 형성용 마스크를 사용하여 게이트 도전막 및 제1 절연막을 식각하여 게이트 패턴 및 게이트 절연막을 형성하는 단계를 포함한다.
이와 같은 자기정렬 콘택홀 형성 방법은 자기정렬 콘택홀을 매립하는 도전막과 게이트 패턴 사이의 전기적 단락 현상을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 구성요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 3 내지 도 13은 본 발명의 일실시예에 따른 자기정렬 콘택홀을 형성하는 방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
도 3을 참조하면, 반도체 기판(102) 상에 제1 절연막(104), 게이트 도전막(106) 및 자기정렬 콘택 형성용 캡핑막(108)을 차례로 형성한다. 제1 절연막(104)은 산화막으로 형성하고 캡핑막(108)은 자기정렬 콘택홀이 형성되는 층간 절연막(도 12의 24)에 대해 식각선택비가 큰 물질 예컨대, 질화막으로 형성한다.
도 4를 참조하면, 캡핑막(108) 상에, 이후에 자기정렬 콘택홀이 형성될 영역에 형성되어 있는 캡핑막(108)을 노출시키는 제1 포토레지스트 패턴(110)을 형성한다.
도 5를 참조하면, 제1 포토레지스트 패턴(110)을 식각마스크로 하여 캡핑막(108)을 식각하여 제1 캡핑막 패턴(108a)을 형성한다. 이후 제1 포토레지스트 패턴(110)을 제거한 후, 제1 캡핑막 패턴(108a)이 형성되어 있는 반도체 기판(102) 전면에 반사방지막(112)을 형성한다. 반사방지막(112)은 예컨대, 실리콘 옥시 나이트라이드막(SiON)으로 형성한다.
도 6을 참조하면, 반사방지막(112) 상에 이후에 금속 실리사이드막이 형성될 부분에 형성되어 있는 제1 캡핑막 패턴(108a)을 제거하기 위하여 제2 포토레지스트 패턴(114)을 형성한다. 반사방지막(112)은 제2 포토레지스트 패턴(114)을 형성할 때의 노광 빛이 반사방지막(112) 아래로 투과되지 않도록 차단한다. 그러므로, 하부 구조물에 의하여 난반사되는 빛으로 인하여 생기는 제2 포토레지스트 패턴(114)의 손상이 방지된다.
도 7을 참조하면, 제2 포토레지스트 패턴(114)을 식각마스크로 반사방지막(114) 및 제1 캡핑막 패턴(108a)을 차례로 식각하여 게이트 패턴 형성용 마스크(112a) 및 제2 캡핑막 패턴(108b)을 형성한다.
도 8을 참조하면, 게이트 패턴 형성용 마스크(112b)를 사용하여 게이트 도전막(106)을 식각하여 게이트 패턴(106a)을 형성한다. 이후 게이트 패턴 형성용 마스크(112a)를 제거한 후, 제2 캡핑막 패턴(108b) 및 게이트 패턴(106a)이 형성되어 있는 반도체 기판(102) 전면에 제1 식각정지막(116)을 형성한다. 제1 식각정지막(116)은 예컨대, 실리콘 옥시 나이트라이드막(SiON) 또는 산화막(SiO2)으로 형성한다.
도 9를 참조하면, 제1 식각정지막(116)이 형성되어 있는 반도체 기판(102) 전면에 제2 절연막을 형성한 후, 이방성 식각하여 게이트 패턴(106a) 측벽의 제1 식각정지막을 둘러싸는 스페이서(118)를 형성한다. 이 때, 스페이서들(118) 사이의 반도체 기판(102) 상의 소정영역이 노출되도록 스페이서(118)를 형성한다. 스페이서(118)는 자기정렬 콘택홀이 형성되는 층간절연막(도 12의 24)에 대해 식각선택비가 큰 물질로 형성한다. 바람직하기로는 캡핑막(108)과 동일한 물질 예컨대, 질화막으로 형성한다.
도 10을 참조하면, 게이트 스페이서(118)가 형성되어 있는 반도체 기판(102) 전면에 금속물질을 증착하여 금속물질막을 형성한다. 금속물질로는 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 탄타늄(Ta), 코발트(Co), 니켈(Ni) 또는 티타늄텅스텐(TiW)을 사용한다. 이 후, 금속물질막을 열처리(annealing)하여 실리콘과 금속의 합금인 금속 실리사이드막(120)을 형성한다. 금속물질로 코발트를 사용하는 경우를 예를 들어, 설명한다.
스페이서(118)가 형성된 반도체 기판(102) 전면에 코발트를 증착한 후, 1차적으로 저온 예컨대, 450℃ 내지 500℃ 정도의 온도에서 열처리한다. 이 후, 2차적으로 850℃ 이상의 온도에서 열처리하여 코발트 실리사이드막(CoSix)(120)을 형성한다. 여기서, 열처리를 수행하는 제반 공정 조건은 증착되는 금속물질의 종류에 따라서 다르게 적용할 수 있다. 코발트 실리사이드막(120) 형성 후, 코발트 실리사이드막(120), 반도체 기판(102) 제2 캡핑막 패턴(108b) 및 스페이서(118)를 식각하지 않는 선택적 식각에 의해 미반응 금속물질막을 제거한다. 그 결과, 자기정렬 콘택홀이 형성될 부분인 스페이서(118)에 의하여 노출되어 있는 반도체 기판(102), 게이트 패턴(106a) 상부 또는 게이트 패턴(106a) 상부의 일부에 코발트 실리사이드막(120)이 남는다.
도 11을 참조하면, 금속 실리사이드막(120)이 형성되어 있는 반도체 기판(102) 전면에 제2 식각정지막(122)을 형성한다. 제2 식각정지막(122)는 제1 식각정지막(116)과 동일한 물질로 형성한다. 제2 식각정지막(122)은 제2 캡핑막 패턴(108b)과 스페이서(118)에 대해 식각선택비가 큰 물질로 형성한다.
도 12를 참조하면, 제2 식각정지막(122)이 형성되어 있는 반도체 기판 전면에 층간절연막(124) 예컨대, 산화막을 형성한 후 화학적 기계적 연마를 실시하여 평탄화한다. 이 후, 콘택홀을 형성하기 위하여 층간절연막(124) 상에 제3 포토레지스트 패턴(126)을 형성한다.
도 13을 참조하면, 제3 포토레지스트 패턴(126)을 식각마스크로 층간절연막(124)과 제2 식각정지막(122) 사이의 높은 식각선택비 예컨대, 10:1 정도의 식각선택비를 이용하여 층간절연막(124)을 식각한다. 이 후, 제2 식각정지막(122)을 선택적으로 식각한 후, 반도체 기판(102) 상에 형성되어 있는 금속 실리사이드막(120)을 노출시키는 자기정렬 콘택홀(128)을 형성한다. 자기정렬 콘택홀(128) 형성시 제2 캡핑막 패턴과 스페이서(118)는 층간 절연막(124)에 대한 식각선택비가 커서 굴곡된 제2 식각정지막(122)이 식각되더라도 스페이서(118) 및 제2 캡핑막(108b)은 식각되지 않는다. 따라서, 스페이서(118) 및 제2 캡핑막(108b)이 이 후에 형성될 자기정렬 콘택홀을 매립하는 도전막과 게이트 패턴(106a)을 절연시키므로, 도전막과 게이트 패턴의 전기적 단락을 방지할 수 있다. 이 후 제3 포토레지스트 패턴(126)을 제거한다.
상술한 본 발명에 의하여 자기정렬 콘택홀을 형성하면, 층간절연막 식각 시 굴곡된 제2 식각정지막이 식각되더러도 제2 식각정지막 아래의 질화막으로 형성된 스페이서 및 제2 캡핑막은 식각되지 않기 때문에, 스페이서 및 제2 캡핑막이 이 후에 형성될 자기정렬 콘택홀을 매립하는 도전막과 게이트 패턴을 절연시키므로 도전막과 게이트 패턴의 전기적 단락을 방지할 수 있다.

Claims (6)

  1. 반도체 기판 상에 제1 절연막, 게이트 도전막 및 자기정렬 콘택홀 형성용 캡핑막을 차례대로 형성하는 단계;
    상기 캡핑막중 자기정렬 콘택홀이 형성될 부분 이외에 형성되어 있는 캡핑막을 제거하여 제1 캡핑막 패턴을 형성하는 단계;
    상기 제1 캡핑막 패턴이 형성되어 있는 기판의 상기 게이트 도전막 및 제1 절연막을 차례로 패터닝하여 게이트 패턴 및 게이트 절연막을 형성하는 단계;
    상기 게이트 패턴 측벽에 스페이서를 형성하는 단계;
    상기 스페이서가 형성되어 있는 반도체 기판 전면에 식각정지막 및 층간절연막을 차례로 형성하는 단계; 및
    상기 층간절연막 및 상기 식각정지막을 식각하여 자기정렬 콘택홀을 형성하는 단계를 구비하며,
    상기 자기정렬 콘택홀 형성 단계시 상기 제1 캡핑막 패턴과 상기 스페이서는 상기 층간 절연막에 대해 식각선택비가 커서 상기 자기정렬 콘택홀이 완성될 때 까지 손상되지 않는 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 캡핑막과 상기 스페이서는
    상기 층간 절연막에 대한 식각선택비가 크며, 동일한 물질로 형성하는 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
  3. 제2항에 있어서, 상기 캡핑막과 상기 스페이서는
    상기 식각정지막에 대한 식각선택비가 큰 동일한 물질로 형성하는 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
  4. 제1항에 있어서,
    상기 제1 캡핑막 패턴 중 금속 실리사이드막이 형성될 영역에 형성되어 있는 상기 제1 캡핑막 패턴을 제거하여 제2 캡핑막 패턴을 형성하는 단계;
    상기 자기정렬 콘택홀이 형성될 영역의 상기 스페이서에 의해 노출된 상기 반도체 기판 및 게이트 패턴 상부에 금속 실리사이드막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
  5. 제1항에 있어서, 상기 게이트 패턴 및 게이트 절연막을 형성하는 단계는
    상기 제1 캡핑막 패턴이 형성되어 있는 기판 전면에 반사방지막을 형성하는 단계;
    상기 반사방지막을 패터닝하여 게이트 패턴 형성용 마스크로 형성하는 단계;
    상기 게이트 패턴 형성용 마스크를 사용하여 상기 게이트 도전막 및 제1 절연막을 식각하여 상기 게이트 패턴 및 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
  6. 제1 항에 있어서, 상기 스페이서를 형성하는 단계는
    상기 게이트 패턴이 형성되어 있는 기판 전면에 제1 식각 정지막을 형성하는 단계; 및
    상기 제1 식각정지막 상에 절연막을 형성한 후 이방성 식각하여 상기 게이트 패턴 측벽의 상기 제1 식각정지막을 둘러싸는 스페이서를 형성하는 단계인 것을 특징으로 하는 반도체 장치의 자기정렬 콘택홀 형성 방법.
KR1019990000850A 1999-01-14 1999-01-14 반도체 장치의 자기정렬 콘택홀 형성방법 KR20000050768A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990000850A KR20000050768A (ko) 1999-01-14 1999-01-14 반도체 장치의 자기정렬 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990000850A KR20000050768A (ko) 1999-01-14 1999-01-14 반도체 장치의 자기정렬 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20000050768A true KR20000050768A (ko) 2000-08-05

Family

ID=19571293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000850A KR20000050768A (ko) 1999-01-14 1999-01-14 반도체 장치의 자기정렬 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20000050768A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745052B1 (ko) * 2001-04-06 2007-08-01 주식회사 하이닉스반도체 반도체소자의 랜딩플러그 콘택 형성방법
KR100988777B1 (ko) * 2007-12-28 2010-10-20 주식회사 동부하이텍 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745052B1 (ko) * 2001-04-06 2007-08-01 주식회사 하이닉스반도체 반도체소자의 랜딩플러그 콘택 형성방법
KR100988777B1 (ko) * 2007-12-28 2010-10-20 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US7265050B2 (en) Methods for fabricating memory devices using sacrificial layers
US7291556B2 (en) Method for forming small features in microelectronic devices using sacrificial layers
KR100512904B1 (ko) 반도체소자의 제조방법
US6159844A (en) Fabrication of gate and diffusion contacts in self-aligned contact process
US6939768B2 (en) Method of forming self-aligned contacts
US20020142603A1 (en) Method for forming square-shouldered sidewall spacers and devices fabricated
US6294314B2 (en) Method of fabricating an opening with deep ultra-violet photoresist
US6972248B2 (en) Method of fabricating semiconductor device
KR20000050768A (ko) 반도체 장치의 자기정렬 콘택홀 형성방법
US20070284743A1 (en) Fabricating Memory Devices Using Sacrificial Layers and Memory Devices Fabricated by Same
US6184115B1 (en) Method of fabricating self-aligned silicide
KR20000072897A (ko) 반도체 장치의 제조 방법
US6835653B1 (en) Method of forming adjacent holes on a semiconductor substrate
KR20010061080A (ko) 반도체소자의 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100244266B1 (ko) 반도체 소자의 격리영역 형성방법
KR100268803B1 (ko) 반도체 소자의 도전층 제조방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20040009390A (ko) 반도체 소자의 콘택 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination