KR100245306B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100245306B1
KR100245306B1 KR1019970030406A KR19970030406A KR100245306B1 KR 100245306 B1 KR100245306 B1 KR 100245306B1 KR 1019970030406 A KR1019970030406 A KR 1019970030406A KR 19970030406 A KR19970030406 A KR 19970030406A KR 100245306 B1 KR100245306 B1 KR 100245306B1
Authority
KR
South Korea
Prior art keywords
film
metal film
tungsten
etching
metal
Prior art date
Application number
KR1019970030406A
Other languages
English (en)
Other versions
KR19990006184A (ko
Inventor
김병환
설여송
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030406A priority Critical patent/KR100245306B1/ko
Publication of KR19990006184A publication Critical patent/KR19990006184A/ko
Application granted granted Critical
Publication of KR100245306B1 publication Critical patent/KR100245306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법을 개시한다.
개시된 본 발명은, 반도체 기판상에 베리어 금속막, 텅스텐 금속막, 반사방지막을 순차적으로 형성하고, 상기 반사 방지막과, 텅스텐 금속막 및 베리어 금속막의 소정 부분 단계적으로 식각하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법에 있어서, 상기 텅스턴 금속막은, 식각 부산물의 휘발됨을 방지하도록 -50 내지 10℃의 온도에서 식각하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는, 금속 배선 식각시 선폭 감소를 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 신호 전달 특성은 금속 배선의 전도 특성에 따라 좌우된다.
따라서, 종래의 금속 배선으로는 전도성이 우수한 알루미늄, 텅스텐 등의 금속막이 이용된다. 여기서, 텅스텐막은 전도 특성 이외에 매립 특성 또한 우수하여, 미세한 직경을 갖는 콘택홀의 플러그 재료로서 많이 이용된다.
여기서, 텅스텐 금속을 주금속으로 하는 종래의 금속 배선 형성방법을 제1도를 참조하여 설명한다.
도면에서와 같이, 하부층(1) 예를 들어, 트랜지스터가 형성된 반도체 기판상에는 스트레스를 방지하기 위한 베리어 금속막(2)이 형성되고, 그 상부에 주 금속으로서, 텅스텐 금속막(3)이 형성되고, 이 텅스텐 금속막(3) 상부에 반사 방지막(4)이 순차적으로 형성된다.
이어서, 반사 방지막(4)상에 금속 배선용 감광막 패턴(5)이 공지의 포토리소그라피 공정에 의하여 형성된다.
그리고나서, 이 감광막 패턴(5)에 의하여 반사 방지막(4), 텅스텐 금속막(3) 및 베리어 금속막(2)을 순차적으로 패터닝하여 금속 배선을 형성한다. 이때, 상기 적층막(2, 3, 4)들은 고밀도 플라즈마 식각 방식에 의하여 식각된다.
그러나, 상기와 같은 종래의 고밀도 플라즈마 식각 장비를 이용해 금속 배선을 형성하게 되면 다음과 같은 문제점이 발생된다.
플라즈마의 고밀도로 인해, 금속 배선 측벽은 버티컬하게 식각되지 않고, 제2a도와 같이, 감광막 패턴(5) 내측으로, 텅스텐 금속막이 활 시위 형태로 함몰된 패인 보잉(bowing) 현상 또는, 제2b도와 같이 텅스텐 금속막의 소정 부분이 움푹 패인 노칭(notching)현상 또는 제2c도와 같이, 언더 컷팅(undercutting)이 발생될 수 있다.
이와 같은 금속 배선의 보잉, 노칭, 언더 컷팅과 같은 현상은 부분적인 금속 배선의 선폭 변형을 유발시키어, 후속으로 진행될 금속 층간 절연막의 증착시, 층간 절연막의 증착 균일도를 저하시키고, 층간 절연막내에 보이드를 유발한다.
상기와 같은 금속 배선의 선폭 뒤틀림을 방지하기 위하여, 종래에는 식각 공정시 인가되는 바이어스 전력을 조절하여 이온 방향성을 제어하는 방법이 제안되었으나, 이와 같이 하면, 감광막 패턴의 선택비가 저하되어, 감광막의 두께 마진을 확보하기 어렵게 된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위하여, 금속 배선의 선폭 뒤틀림을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 있다.
제1도는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면.
제2a도 내지 제2c도는 종래의 방식으로 형성된 반도체 소자의 금속 배선의 문제점을 보인 도면.
제3도는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 베리어 금속막
3 : 텅스텐 금속막 4 : 반사 방지막
5 : 감광막 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판상에 베리어 금속막, 텅스텐 금속막, 반사방지막을 순차적으로 형성하고, 상기 반사 방지막과, 텅스텐 금속막 및 베리어 금속막의 소정 부분 단계적으로 식각하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법에 있어서, 상기 텅스텐 금속막은, 식각 부산물의 휘발됨을 방지하도록 -50 내지 10℃의 온도에서 식각하는 것을 특징으로 한다.
본 발명에 의하면, 금속 배선 측벽의 보잉, 노칭, 언더컷 등의 발생을 방지하기 위하여, 금속막을 저온에서 식각하여 금속 배선의 선폭을 유지 또는 증대시키게 된다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 제3도는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도로서, 본 발명은 예를 들어, 텅스텐 금속 배선의 형성방법에 대하여 설명한다.
먼저, 제3도에 도시된 바와 같이, 하부층(1) 예를 들어, 트랜지스터가 형성된 반도체 기판상에는 스트레스를 방지하기 위한 베리어 금속막(2)이 형성되고, 그 상부에 금속 배선층으로서의 텅스텐 금속막(3) 및 반사 방지막(4)이 순차적으로 형성된다. 이어서, 반사 방지막(4)상에 금속 배선용 감광막 패턴(5)이 공지의 포토리소그라피 공정에 의하여 형성된다.
그리고나서, 이 감광막 패턴(5)에 의하여 반사 방지막(4), 텅스텐 금속막(3)이 고밀도 헬리콘(helicon) 플라즈마 소스에 의하여 순차적으로 패터닝된다. 이때, 반사 방지막(4)은 염소계 가스 예를 들어, Cl2BCl3가스를 식각 가스로하여 패터닝되고, 상기 텅스텐 금속막(3)은 SF6가스를 식각 가스로하여 패터닝된다. 여기서, 추가적으로, 상기 SF6가스량의 10% 정도의 Ar 가스가 더 혼합될 수 있다.
이때, 상기 텅스텐 금속막(3)의 식각은, 식각시 배선의 측벽 부분에 보잉, 노칭 또는 언더컷 식각의 발생을 방지하도록, 소스 전력은 1500 내지 2500W, 바이어스 전력은 0 내지 30W, 식각 가스(SF6)의 유량은 80 내지 120sccm, 식각 온도는 -50 내지 10℃의 조건에서 실시한다. 상기와 같은 식각 조건은 "신경망 모델링 기법에 의한 3차원 묘사 기법"에 의하여 추출된다.
여기서, 텅스텐 식각시, 가장 중요한 식각 조건은 온도 조건인데, 상기와 같이 식각 진행 온도를 -50 내지 10℃와 같이 저온에서 텅스텐 식각을 진행하게 되면, 식각 공정시 발생되는 부산물들의 휘발특성을 저하시킨다. 이에 따라, 식각 부산물들은 금속 배선 측벽에 피착되어, 식각 공정시 금속 배선의 선폭을 감광막 패턴의 폭과 동일하게 유지시키거나, 오히려 원래 금속 패턴의 폭보다 소정 폭(X)만큼 더 큰선폭을 갖게된다. 따라서, 후속으로 진행될 층간 절연막의 형성시, 금속 배선의 측벽이 버티컬 또는 도면에서와 같이 메사 형태로 형성되어, 층간 절연막의 증착 균일도를 향상시키는 한편, 막내에 보이드 없이 증착할 수 있다.
그후, 베리어층(2)은 상기 고밀도 플라즈마 식각 방식에 의하여 패터닝되여, 금속 배선이 형성된다.
본 발명은 상기한 실시예에 한정되는 것만은 아니다.
본 실시예에서는 텅스텐 금속막을 예를 들어 설명하였지만, 다른 금속막 또한, 저온 식각에 의하여 금속 배선의 부분적 선폭 감소를 방지하게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 금속 배선 측벽의 보잉, 노칭, 언더컷 등의 발생으로 인한 금속 배선의 부분적인 선폭 뒤틀림을 방지하기 위하여, 금속막을 저온에서 식각한다.
따라서, 금속 배선의 부분적인 선폭 뒤틀림이 방지되어, 후속으로 진행되는 층간 절연막의 증착이 용이하여 진다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 반도체 기판상에 베리어 금속막, 텅스텐 금속막, 반사방지막을 순차적으로 형성하고, 상기 반사 방지막과, 텅스텐 금속막 및 베리어 금속막의 소정 부분 단계적으로 식각하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법에 있어서, 상기 텅스텐 금속막은, 식각 부산물의 휘발됨을 방지하도록 -50 내지 10℃의 온도에서 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 텅스텐 금속막은, 소스 전력은 1500 내지 2500W, 바이어스 전력은 0 내지 30W, 식각 가스의 유량은 80 내지 120sccm하여 식각되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 베리어 금속막, 반사 방지막 또는 텅스텐 금속막은 고밀도 헬리콘 플라즈마 소스에 의하여 식각되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 반사 방지막, 베리어 금속막은 Cl2, BCl3가스를 이용하여 식각되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제2항에 있어서, 상기 텅스텐막을 식각하는 주 식각 가스는 SF6이고, 상기 식각 가스량의 10% 정도의 Ar 가스가 더 혼합된 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019970030406A 1997-06-30 1997-06-30 반도체 소자의 금속배선 형성방법 KR100245306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030406A KR100245306B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030406A KR100245306B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19990006184A KR19990006184A (ko) 1999-01-25
KR100245306B1 true KR100245306B1 (ko) 2000-03-02

Family

ID=19513089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030406A KR100245306B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100245306B1 (ko)

Also Published As

Publication number Publication date
KR19990006184A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
KR100294838B1 (ko) 콘택트구조의제조방법
JPH10214897A (ja) プラグ及びニアゼロオーバラップ相互接続線の製造
CN113053805B (zh) 半导体结构的形成方法及半导体结构
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
GB2320613A (en) Interconnect fabrication
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
JPH11135481A (ja) エッチング方法
KR100396697B1 (ko) 반도체 소자의 제조방법
KR100327581B1 (ko) 반도체 소자의 금속배선 형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR100575878B1 (ko) 반도체 소자의 제조방법
US20010009249A1 (en) Metal etching process
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100390815B1 (ko) 게이트전극 형성 방법
KR100303357B1 (ko) 반도체 소자의 제조방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100780616B1 (ko) 반도체 소자의 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100223869B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee