KR100377163B1 - 반도체소자의 폴리실리콘 플러그 형성 방법 - Google Patents

반도체소자의 폴리실리콘 플러그 형성 방법 Download PDF

Info

Publication number
KR100377163B1
KR100377163B1 KR10-2000-0077839A KR20000077839A KR100377163B1 KR 100377163 B1 KR100377163 B1 KR 100377163B1 KR 20000077839 A KR20000077839 A KR 20000077839A KR 100377163 B1 KR100377163 B1 KR 100377163B1
Authority
KR
South Korea
Prior art keywords
polysilicon
etching
oxide film
forming
based gas
Prior art date
Application number
KR10-2000-0077839A
Other languages
English (en)
Other versions
KR20020048627A (ko
Inventor
박수영
박원성
이승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0077839A priority Critical patent/KR100377163B1/ko
Publication of KR20020048627A publication Critical patent/KR20020048627A/ko
Application granted granted Critical
Publication of KR100377163B1 publication Critical patent/KR100377163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 에치백에 의한 폴리실리콘플러그의 손실을 방지하는데 적합한 폴리실리콘 플러그의 형성 방법에 관한 것으로, 반도체 기판상에 산화막을 형성하는 단계, 상기 산화막을 선택적으로 식각하여 상기 반도체 기판의 플러그영역을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 채울때까지 상기 산화막상에 폴리실리콘막을 형성하는 단계, 상기 산화막이 드러나는 시점까지 플루오린계 가스와 클로라인계 가스의 혼합가스를 이용하여 상기 폴리실리콘막을 식각하는 주식각 단계, 및 상기 산화막에 대한 식각율이 빠른 조건으로 플루오린계 가스를 이용하여 상기 산화막과 상기 산화막상에 잔류하는 잔여 폴리실리콘막을 동시에 식각하는 과도식각 단계를 포함하여 이루어진다.

Description

반도체소자의 폴리실리콘 플러그 형성 방법{METHOD FOR FORMING POLYSILICON PLUG IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 폴리실리콘 플러그의 형성 방법에 관한 것이다.
일반적으로 폴리실리콘(Polysilicon)을 플러깅(Plugging)할 때, ICP(Induced Coupled Plasma)형의 식각챔버에서 에치백(Etch back)하는데, 에치백 공정은 하부층인 산화막(Oxide)이 드러나는 시점까지 이루어지는 주식각(Main etch) 공정과 산화막상에 잔류하는 폴리실리콘을 제거하는 과도식각(Over etch) 공정으로 이루어진다.
도 1a 내지 도 1b는 종래기술에 따른 폴리실리콘 플러그의 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 폴리실리콘 플러그간 절연을 위한 산화막(12)을 형성한 후, 산화막(12)을 선택적으로 식각하여 플러그용 콘택홀을 형성한다. 계속해서, 콘택홀을 포함한 산화막(12)상에 폴리실리콘(13)을 증착한 후, 산화막(12)이 드러나는 시점까지 에치백 공정 중 주식각 공정을 실시한다.
주식각 공정이 완료된 후, 산화막(12) 표면에는 폴리실리콘(13)이 잔류한다.
도 1b에 도시된 바와 같이, 잔여 폴리실리콘(13)을 제거하기 위한 과도식각을 진행하여 콘택홀내에 매립되는 폴리실리콘플러그(13a)를 형성한다.
그러나, 상술한 종래기술은, 주식각 공정에서 주식각 가스(Main etchant gas)로서 클로라인(Chlorine; Cl) 가스를 이용하는데, 식각물질인 폴리실리콘(13)과 하부층인 산화막(12)에 대한 식각 선택비가 1 이하가 되는 식각 특성을 갖기 때문에, 하부 산화막(12)이 드러나는 시점에서 콘택홀내에서는 로딩 효과(Loading effect)에 의해 식각이 급속히 진행되어 콘택홀내의 폴리실리콘플러그(13a)의 손실이 발생한다.
따라서, 하부 산화막(12) 표면에 남아 있는 잔여 폴리실리콘을 제거하기 위하여 과도식각을 진행하는데, 최종적으로 과도식각을 완료한 후 콘택홀내에 플러깅되어 있는 폴리실리콘의 손실이 더욱 심하게 발생되어 폴리실리콘플러그(13a)의 단차(d1)가 크게된다.
이와 같이, 폴리실리콘플러그(13a)의 단차(d1)가 크게 되면, 후속 박막 증착이 어려워져 전기적으로 특성이 열화되며, 후속 식각 공정에서 단차에 존재할 수 있는 피식각막의 제거가 어려워지는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 플러깅을 위한 에치백 공정시 폴리실리콘의 손실을 방지하여 폴리실리콘 플러그와 산화막과의 단차를 감소시키는데 적합한 폴리실리콘 플러그의 형성 방법에 관한 것이다.
도 1a 내지 도 1b는 종래기술에 따른 폴리실리콘 플러그의 형성 방법을 나타낸 공정 단면도,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 폴리실리콘 플러그의 형성 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 산화막
23 : 폴리실리콘 23b : 폴리실리콘 플러그
d2: 폴리실리콘 플러그와 산화막의 단차
상기의 목적을 달성하기 위한 본 발명의 폴리실리콘 플러그의 형성 방법은 반도체 기판상에 산화막을 형성하는 단계, 상기 산화막을 선택적으로 식각하여 상기 반도체 기판의 플러그영역을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 채울때까지 상기 산화막상에 폴리실리콘막을 형성하는 단계, 상기 산화막이 드러나는 시점까지 플루오린계 가스와 클로라인계 가스의 혼합가스를 이용하여 상기 폴리실리콘막을 식각하는 주식각 단계, 및 상기 산화막에 대한 식각율이 빠른 조건으로 플루오린계 가스를 이용하여 상기 산화막과 상기 산화막상에 잔류하는 잔여 폴리실리콘막을 동시에 식각하는 과도식각 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 잔여 폴리실리콘을 식각하는 단계는 플루오린계 가스를 사용하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 폴리실리콘 플러그의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(21)상에 후속 폴리실리콘 플러그를 절연시키기 위한 산화막(22)을 형성한 후, 산화막(22)을 선택적으로 식각하여 플러그영역을 노출시키는 콘택홀을 형성한다. 계속해서, 콘택홀을 포함한 전면에 폴리실리콘(23)을 증착한다.
도 2b에 도시된 바와 같이, 폴리실리콘(23)이 증착된 반도체기판(21)을 ICP형 식각챔버에 로딩(Loading)시킨 후, 플러깅을 위한 에치백 공정을 실시한다.
먼저, 산화막(22)이 드러나는 시점, 즉 산화막(22)이 드러나는 시점에 식각이 정지되도록 폴리실리콘(23)을 식각하는 주식각 공정을 진행하는데, 이 때 주식각가스는 플루오린계 가스를 사용하고, 플루오린계 가스에 클로라인계 가스를 혼합할 수 있으며, 아르곤(Ar)과 같은 비활성 기체를 첨가할 수 있다.
상술한 것처럼, 플루오린계 가스에 클로라인계 가스를 혼합할 경우, 플루오린계 가스와 클로라인계 가스의 혼합비는 2:1 이상을 유지하도록 한다.
주식각 공정을 위한 공정 조건은 200W∼800W의 파워를 인가하고 30mtorr∼100mtorr의 압력을 유지한다.
이러한 주식각 공정이 완료된 후, 산화막(12) 표면에는 잔여 폴리실리콘 (23a)이 잔류하게 된다.
다음으로, 산화막(12) 표면에 잔류하는 폴리실리콘(23a)을 제거하기 위한 과도식각을 진행하는데, 200W∼800W의 파워를 인가하고 30mtorr∼100mtorr의 압력 범위에서 진행한다.
이러한 과도식각 공정에서는, 통상과 다르게 주식각가스로서 플루오린(F)계 가스를 사용하여 산화막(12)의 폴리실리콘(23a)에 대한 식각비율을 1:1 이상으로 유지하도록 한다.
이처럼 산화막(12)에 대한 식각율이 빠른 조건으로 산화막(12)과 잔여 폴리실리콘(23a)을 동시에 식각하면, 도 2c에 도시된 바와 같이, 콘택홀내에 플러깅되는 폴리실리콘플러그(23b)의 손실을 최소화하여 산화막(22a)과 폴리실리콘 플러그 (23b)의 단차(d2)를 통상의 기술에 비해 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 폴리실리콘 플러그의 형성 방법은 주식각후 잔류하는 폴리실리콘을 제거하기 위한 과도식각시 주식각가스로서 플루오린계 가스를 사용하여 산화막과 폴리실리콘을 동시에 식각하므로써 콘택홀내에 플러깅되는 폴리실리콘플러그의 손실을 최소화할 수 있는 효과가 있다.
그리고, 과도식각시 산화막을 식각하므로써 산화막과 폴리실리콘플러그와의 단차를 감소시켜 후속 박막증착시 보이드를 방지하여 소자의 수율을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 반도체 기판상에 산화막을 형성하는 단계;
    상기 산화막을 선택적으로 식각하여 상기 반도체 기판의 플러그영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 채울때까지 상기 산화막상에 폴리실리콘막을 형성하는 단계;
    상기 산화막이 드러나는 시점까지 플루오린계 가스와 클로라인계 가스의 혼합가스를 이용하여 상기 폴리실리콘막을 식각하는 주식각 단계; 및
    상기 산화막에 대한 식각율이 빠른 조건으로 플루오린계 가스를 이용하여 상기 산화막과 상기 산화막상에 잔류하는 잔여 폴리실리콘막을 동시에 식각하는 과도식각 단계
    를 포함함을 특징으로 하는 폴리실리콘 플러그의 형성 방법.
  4. 제 3 항에 있어서,
    상기 과도 식각 단계는,
    상기 플루오린계 가스에 아르곤을 포함하는 비활성 가스를 첨가하여 이루어지는 것을 특징으로 하는 폴리실리콘 플러그의 형성 방법.
  5. 제 3 항에 있어서,
    상기 주식각 단계는,
    상기 플루오린계 가스가 상기 클로라인계 가스보다 혼합비율이 더 높은 것을 특징으로 하는 폴리실리콘 플러그의 형성 방법.
  6. 제 3 항에 있어서,
    상기 폴리실리콘을 식각하는 단계는,
    30mtorr∼100mtorr의 압력하에서 200W∼800W의 파워를 인가하여 이루어지는 것을 특징으로 하는 폴리실리콘 플러그의 형성 방법.
  7. 제 3 항에 있어서,
    상기 잔여 폴리실리콘을 식각하는 단계는,
    30mtorr∼100mtorr의 압력 범위에서 200W∼800W의 파워를 인가하여 이루어지는 것을 특징으로 하는 폴리실리콘 플러그의 형성 방법.
KR10-2000-0077839A 2000-12-18 2000-12-18 반도체소자의 폴리실리콘 플러그 형성 방법 KR100377163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077839A KR100377163B1 (ko) 2000-12-18 2000-12-18 반도체소자의 폴리실리콘 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077839A KR100377163B1 (ko) 2000-12-18 2000-12-18 반도체소자의 폴리실리콘 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020048627A KR20020048627A (ko) 2002-06-24
KR100377163B1 true KR100377163B1 (ko) 2003-03-26

Family

ID=27682835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077839A KR100377163B1 (ko) 2000-12-18 2000-12-18 반도체소자의 폴리실리콘 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100377163B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936805B1 (ko) * 2007-05-04 2010-01-14 주식회사 하이닉스반도체 오픈불량 및 펀치 방지를 위한 반도체소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152243A (ja) * 1991-09-30 1993-06-18 Nippon Steel Corp 半導体装置の製造方法
JPH07130711A (ja) * 1993-11-02 1995-05-19 Nec Corp 半導体装置の製造方法
KR19990050866A (ko) * 1997-12-17 1999-07-05 구본준 반도체소자의 플러그 형성방법
KR19990057921A (ko) * 1997-12-30 1999-07-15 김영환 잔유물 발생 방지를 위한 폴리실리콘 박막 식각 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152243A (ja) * 1991-09-30 1993-06-18 Nippon Steel Corp 半導体装置の製造方法
JPH07130711A (ja) * 1993-11-02 1995-05-19 Nec Corp 半導体装置の製造方法
KR19990050866A (ko) * 1997-12-17 1999-07-05 구본준 반도체소자의 플러그 형성방법
KR19990057921A (ko) * 1997-12-30 1999-07-15 김영환 잔유물 발생 방지를 위한 폴리실리콘 박막 식각 방법

Also Published As

Publication number Publication date
KR20020048627A (ko) 2002-06-24

Similar Documents

Publication Publication Date Title
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
KR100585001B1 (ko) 캐패시터의 제조 방법
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR100399064B1 (ko) 반도체 소자 제조방법
KR20010004177A (ko) 반도체소자 제조방법
KR20010058545A (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR20020002530A (ko) 캐패시터의 제조 방법
KR100303357B1 (ko) 반도체 소자의 제조방법
KR100447109B1 (ko) 반도체 메모리장치의 스토리지노드 전극용 콘택 식각방법
KR0169759B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20060068595A (ko) 반도체 소자 제조방법
KR100744243B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100745052B1 (ko) 반도체소자의 랜딩플러그 콘택 형성방법
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
KR100289656B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee