JPH05152243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05152243A JPH05152243A JP30883691A JP30883691A JPH05152243A JP H05152243 A JPH05152243 A JP H05152243A JP 30883691 A JP30883691 A JP 30883691A JP 30883691 A JP30883691 A JP 30883691A JP H05152243 A JPH05152243 A JP H05152243A
- Authority
- JP
- Japan
- Prior art keywords
- polymer coating
- photosensitive polymer
- coating film
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アスペクト比が高いコンタクトホール等にお
いて、良好な断差被覆性および埋め込みが可能な多層配
線を形成することができ、また、シリコン基板の浸食を
発生させることなく、高融点金属をコンタクトホール等
により露出させたシリコン表面のみに成長させることが
できる半導体装置の製造方法を提供することである。 【構成】 コンタクトホール１３等を含む絶縁膜１２上
の全面に、金属微粉末を含有した感光性高分子塗布膜１
４を形成する工程と、該感光性高分子塗布膜１４を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程とを具備
し、その後、配線膜を形成するか、または、高融点金属
を選択成長させる工程を行うことを特徴とする半導体装
置の製造方法。
いて、良好な断差被覆性および埋め込みが可能な多層配
線を形成することができ、また、シリコン基板の浸食を
発生させることなく、高融点金属をコンタクトホール等
により露出させたシリコン表面のみに成長させることが
できる半導体装置の製造方法を提供することである。 【構成】 コンタクトホール１３等を含む絶縁膜１２上
の全面に、金属微粉末を含有した感光性高分子塗布膜１
４を形成する工程と、該感光性高分子塗布膜１４を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程とを具備
し、その後、配線膜を形成するか、または、高融点金属
を選択成長させる工程を行うことを特徴とする半導体装
置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】近年、半導体装置の高密度化により、半
導体装置は多層配線構造が要求され、しかも配線幅はサ
ブミクロンやハーフミクロンのサイズが要求されてい
る。
導体装置は多層配線構造が要求され、しかも配線幅はサ
ブミクロンやハーフミクロンのサイズが要求されてい
る。
【０００３】これにともない、基板内に作り込まれたト
ランジスタと配線を結ぶコンタクトホールや多層配線構
造における配線間を結ぶビアホールのアスペクト比（コ
ンタクトホールの深さ対径の比）が非常に大きくなり、
上述したコンタクトホールおよびビアホールの埋め込み
不良による配線の信頼性低下が問題となる。
ランジスタと配線を結ぶコンタクトホールや多層配線構
造における配線間を結ぶビアホールのアスペクト比（コ
ンタクトホールの深さ対径の比）が非常に大きくなり、
上述したコンタクトホールおよびビアホールの埋め込み
不良による配線の信頼性低下が問題となる。
【０００４】コンタクトホールおよびビアホールの埋め
込みを行う従来の方法としては、月刊セミコンダクタワ
ールド１９８７年３月号第６９〜７３頁に記載されてい
る(1) バイアススパッタ法によるアルミニウム（Ａｌ）
薄膜の形成、(2) 化学的気相成長（以下、ＣＶＤとい
う）法によるアルミニウム（Ａｌ）薄膜の形成、(3) パ
ルスレーザによるアルミニウム（Ａｌ）の瞬時溶融法、
(4) タングステン（Ｗ）の選択成長法、(5) アルミニウ
ム（Ａｌ）の選択成長法等がある。
込みを行う従来の方法としては、月刊セミコンダクタワ
ールド１９８７年３月号第６９〜７３頁に記載されてい
る(1) バイアススパッタ法によるアルミニウム（Ａｌ）
薄膜の形成、(2) 化学的気相成長（以下、ＣＶＤとい
う）法によるアルミニウム（Ａｌ）薄膜の形成、(3) パ
ルスレーザによるアルミニウム（Ａｌ）の瞬時溶融法、
(4) タングステン（Ｗ）の選択成長法、(5) アルミニウ
ム（Ａｌ）の選択成長法等がある。
【０００５】しかしながら、これらの方法を使用して、
良好な断差被覆性および埋め込みが可能なコンタクトホ
ールおよびビアホールのアスペクト比には限界があり、
せいぜい２程度であるという問題があった。
良好な断差被覆性および埋め込みが可能なコンタクトホ
ールおよびビアホールのアスペクト比には限界があり、
せいぜい２程度であるという問題があった。
【０００６】また、上述の(4) 、(5) のタングステンや
アルミニウムの選択成長法は、シリコン基板上の層間絶
縁膜に基板のシリコン表面が露出するように開孔された
基板と配線を結ぶためのコンタクトホールやスルーホー
ルを金属配線材料で選択的に埋め込んだ後、配線を形成
する方法で、金属配線材料を選択的成長させるためには
ＣＶＤ法が一般に使用されている。このＣＶＤ法を用い
てコンタクトホールやスルーホールへ金属配線材料を埋
め込む場合、その金属配線材料には、タングステン
（Ｗ）やアルミニウム（Ａｌ）の他に、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）およびタンタル（Ｔａ）等の高融
点金属が用いられている。
アルミニウムの選択成長法は、シリコン基板上の層間絶
縁膜に基板のシリコン表面が露出するように開孔された
基板と配線を結ぶためのコンタクトホールやスルーホー
ルを金属配線材料で選択的に埋め込んだ後、配線を形成
する方法で、金属配線材料を選択的成長させるためには
ＣＶＤ法が一般に使用されている。このＣＶＤ法を用い
てコンタクトホールやスルーホールへ金属配線材料を埋
め込む場合、その金属配線材料には、タングステン
（Ｗ）やアルミニウム（Ａｌ）の他に、モリブデン（Ｍ
ｏ）、チタン（Ｔｉ）およびタンタル（Ｔａ）等の高融
点金属が用いられている。
【０００７】ＣＶＤ法による高融点金属の選択成長に
は、高融点金属のハロゲン化物と、還元剤として水素
（Ｈ）またはシラン（ＳｉＨ4 ）を用いる方法が一般的
である。例えば、タングステンを、還元剤としてシラン
を用いて選択成長させる場合には、以下のような反応式
で表すことができる。
は、高融点金属のハロゲン化物と、還元剤として水素
（Ｈ）またはシラン（ＳｉＨ4 ）を用いる方法が一般的
である。例えば、タングステンを、還元剤としてシラン
を用いて選択成長させる場合には、以下のような反応式
で表すことができる。
【０００８】
【化１】
【０００９】（１）式で表される反応の方が、（２）式
で表される反応より反応速度が速いため、選択成長開始
直後、シリコン表面では、（１）式で表される化学反応
によってタングステンが成長する。（１）式で表される
化学反応によって、ある程度タングステンが堆積し、露
出しているシリコン表面を覆ってしまうと、その後は
（２）式で表される化学反応によってタングステンが成
長する。
で表される反応より反応速度が速いため、選択成長開始
直後、シリコン表面では、（１）式で表される化学反応
によってタングステンが成長する。（１）式で表される
化学反応によって、ある程度タングステンが堆積し、露
出しているシリコン表面を覆ってしまうと、その後は
（２）式で表される化学反応によってタングステンが成
長する。
【００１０】上述した化学式の中で、（１）式の右辺に
表されている生成物ＳｉＦ4 は、シリコン（Ｓｉ）基板
の侵食（食われ）を表しており、これは、浅い拡散層に
対してはＰ／Ｎ接合の破壊を誘発するなど、半導体装置
の電気的特性を劣化させる原因となっている。
表されている生成物ＳｉＦ4 は、シリコン（Ｓｉ）基板
の侵食（食われ）を表しており、これは、浅い拡散層に
対してはＰ／Ｎ接合の破壊を誘発するなど、半導体装置
の電気的特性を劣化させる原因となっている。
【００１１】このシリコン基板の浸食を防止する対策と
して、シラン濃度を高くする方法があるが、シラン濃度
が高くなるとコンタクトホール等により露出したシリコ
ン表面だけでなく、層間絶縁膜上等、基板全面に高融点
金属が成長してしまい、選択性が悪く、また、高融点金
属単体の成長ではなくシリサイドが成長してしまう。
して、シラン濃度を高くする方法があるが、シラン濃度
が高くなるとコンタクトホール等により露出したシリコ
ン表面だけでなく、層間絶縁膜上等、基板全面に高融点
金属が成長してしまい、選択性が悪く、また、高融点金
属単体の成長ではなくシリサイドが成長してしまう。
【００１２】そこで、選択性を上げシリコン表面のみに
高融点金属を成長させるためには、シラン濃度を薄くす
る必要があるが、シラン濃度を薄くすると、選択性が良
くなる反面、シリコン基板の浸食を防止することができ
ないため、上述のごとく、その後に、配線を形成しても
良好なコンタクト特性を得ることができないなどの問題
がある。
高融点金属を成長させるためには、シラン濃度を薄くす
る必要があるが、シラン濃度を薄くすると、選択性が良
くなる反面、シリコン基板の浸食を防止することができ
ないため、上述のごとく、その後に、配線を形成しても
良好なコンタクト特性を得ることができないなどの問題
がある。
【００１３】
【発明が解決しようとする課題】そこで、本発明の目的
は、アスペクト比が２以上のコンタクトホールおよびビ
アホールにおいて、良好な断差被覆性および埋め込みが
可能な多層配線を形成することのできる半導体装置の製
造方法を提供することである。
は、アスペクト比が２以上のコンタクトホールおよびビ
アホールにおいて、良好な断差被覆性および埋め込みが
可能な多層配線を形成することのできる半導体装置の製
造方法を提供することである。
【００１４】また、本発明の他の目的は、高融点金属の
選択成長において、シリコン基板の浸食を発生させるこ
となく、高融点金属をコンタクトホール等により露出さ
せたシリコン表面のみに成長させることができる半導体
装置の製造方法を提供することである。
選択成長において、シリコン基板の浸食を発生させるこ
となく、高融点金属をコンタクトホール等により露出さ
せたシリコン表面のみに成長させることができる半導体
装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】上記諸目的は、コンタク
トホールまたはビアホールを含む絶縁膜上の全面に、金
属微粉末を含有した感光性高分子塗布膜を形成する工程
と、該感光性高分子塗布膜を絶縁膜表面までエッチバッ
クする工程と、熱処理を行って、前記残存感光性高分子
塗布膜を焼きしめる工程とを具備することを特徴とする
半導体装置の製造方法によって達成される。
トホールまたはビアホールを含む絶縁膜上の全面に、金
属微粉末を含有した感光性高分子塗布膜を形成する工程
と、該感光性高分子塗布膜を絶縁膜表面までエッチバッ
クする工程と、熱処理を行って、前記残存感光性高分子
塗布膜を焼きしめる工程とを具備することを特徴とする
半導体装置の製造方法によって達成される。
【００１６】また、上記諸目的は、コンタクトホールま
たはビアホールを含む絶縁膜上の全面に、金属微粉末を
含有した感光性高分子塗布膜を形成する工程と、該感光
性高分子塗布膜を絶縁膜表面までエッチバックする工程
と、熱処理を行って、前記残存感光性高分子塗布膜を焼
きしめることにより、該感光性高分子塗布膜をコンタク
トホールまたはビアホールのアスペクト比緩和材とする
工程と、前記コンタクトホール部またはビアホール部を
含む絶縁膜上に配線膜を形成する工程とを具備すること
を特徴とする半導体装置の製造方法によって達成され
る。
たはビアホールを含む絶縁膜上の全面に、金属微粉末を
含有した感光性高分子塗布膜を形成する工程と、該感光
性高分子塗布膜を絶縁膜表面までエッチバックする工程
と、熱処理を行って、前記残存感光性高分子塗布膜を焼
きしめることにより、該感光性高分子塗布膜をコンタク
トホールまたはビアホールのアスペクト比緩和材とする
工程と、前記コンタクトホール部またはビアホール部を
含む絶縁膜上に配線膜を形成する工程とを具備すること
を特徴とする半導体装置の製造方法によって達成され
る。
【００１７】さらに、上記諸目的は、シリコン基板上に
絶縁膜を形成する工程と、該絶縁膜の少なくとも一部を
シリコン基板が露出するまでエッチングしてコンタクト
ホールを形成する工程と、該コンタクトホールを含む該
絶縁膜上の全面に、金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、該感光性高分子塗布膜を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程と、該コ
ンタクトホール内に金属薄膜を選択的に成長させる工程
とを具備することを特徴とする半導体装置の製造方法に
よって達成される。
絶縁膜を形成する工程と、該絶縁膜の少なくとも一部を
シリコン基板が露出するまでエッチングしてコンタクト
ホールを形成する工程と、該コンタクトホールを含む該
絶縁膜上の全面に、金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、該感光性高分子塗布膜を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程と、該コ
ンタクトホール内に金属薄膜を選択的に成長させる工程
とを具備することを特徴とする半導体装置の製造方法に
よって達成される。
【００１８】
【作用】本発明によるコンタクトホール部またはビアホ
ール部に塗布された金属微粉末含有感光性高分子塗布膜
を熱処理することにより焼きしめると、該塗布膜は収縮
して、コンタクトホール下部に堆積する。これによりコ
ンタクトホールまたはビアホールのアスペクト比が緩和
される。
ール部に塗布された金属微粉末含有感光性高分子塗布膜
を熱処理することにより焼きしめると、該塗布膜は収縮
して、コンタクトホール下部に堆積する。これによりコ
ンタクトホールまたはビアホールのアスペクト比が緩和
される。
【００１９】また、本発明を高融点金属の選択成長に用
いた場合には、シリコン基板を浸蝕することなく、高融
点金属をコンタクトホール内のみに選択的に成長させる
ことができる。
いた場合には、シリコン基板を浸蝕することなく、高融
点金属をコンタクトホール内のみに選択的に成長させる
ことができる。
【００２０】なお、金属微粉末含有感光性高分子塗布膜
は、焼きしめられることにより、膜中に含有する金属微
粉末は密に集結し、互いに接触し合って導電性を増す。
したがって、焼きしめ後、コンタクトホールおよびビア
ホールの感光性高分子塗布膜は高い導電性を示し、配線
材料として充分有効となる。
は、焼きしめられることにより、膜中に含有する金属微
粉末は密に集結し、互いに接触し合って導電性を増す。
したがって、焼きしめ後、コンタクトホールおよびビア
ホールの感光性高分子塗布膜は高い導電性を示し、配線
材料として充分有効となる。
【００２１】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【００２２】実施例１ まず、図１（ａ）に示すように、半導体基板１１上に絶
縁膜１２を形成し、該絶縁膜１２にコンタクトホール１
３（開口径０．５μｍ、深さ１．５μｍ、アスペクト比
３）を形成する。その後、コンタクトホール１３部分を
含む絶縁膜１２上の全面に金属微粉末含有高分子塗布膜
１４を塗布する。
縁膜１２を形成し、該絶縁膜１２にコンタクトホール１
３（開口径０．５μｍ、深さ１．５μｍ、アスペクト比
３）を形成する。その後、コンタクトホール１３部分を
含む絶縁膜１２上の全面に金属微粉末含有高分子塗布膜
１４を塗布する。
【００２３】ここで、金属微粉末としては、Ａｌ−１％
Ｓｉ合金の微粉末を用いた。Ａｌ−１％Ｓｉ合金微粉末
の粒径は、３００〜１，０００オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したＡｌ−１％Ｓｉ合金微粉末を５〜８０
％の容積比で含有させ、それを絶縁膜１２上に塗布し、
プレベーキング（温度８０℃、５０分）を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜１４を
形成した。この塗布膜１４の膜厚は０．８μｍとした。
Ｓｉ合金の微粉末を用いた。Ａｌ−１％Ｓｉ合金微粉末
の粒径は、３００〜１，０００オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したＡｌ−１％Ｓｉ合金微粉末を５〜８０
％の容積比で含有させ、それを絶縁膜１２上に塗布し、
プレベーキング（温度８０℃、５０分）を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜１４を
形成した。この塗布膜１４の膜厚は０．８μｍとした。
【００２４】次に、図１（ｂ）に示すように、上述した
塗布膜１４を、絶縁膜１２の表面が現れるまでエッチバ
ックし、コンタクトホール１３部分のみに残す。
塗布膜１４を、絶縁膜１２の表面が現れるまでエッチバ
ックし、コンタクトホール１３部分のみに残す。
【００２５】図１（ｂ）に示した状態にある試料を、水
素中で１５０℃、２５０℃、３５０℃および４５０℃各
１時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜１４は収縮し、膜厚は約５０
％減少する。
素中で１５０℃、２５０℃、３５０℃および４５０℃各
１時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜１４は収縮し、膜厚は約５０
％減少する。
【００２６】この結果、図１（ｃ）に示すように、コン
タクトホール１３を半分埋め込んだ状態になる。これに
より、コンタクトホール１３の実質的な深さは、１．５
μｍから０．７５μｍに浅くなり、アスペクト比も３か
ら１．５へと低くなる。
タクトホール１３を半分埋め込んだ状態になる。これに
より、コンタクトホール１３の実質的な深さは、１．５
μｍから０．７５μｍに浅くなり、アスペクト比も３か
ら１．５へと低くなる。
【００２７】なお、上述したべーキングにより、感光性
高分子塗布膜１４中に含有する金属微粉末は密に集結
し、互いに接触して導電性を増す。したがって、焼きし
め後、コンタクトホール１３中の感光性高分子塗布膜１
４は高い導電性を示し、配線材料として充分有効とな
る。
高分子塗布膜１４中に含有する金属微粉末は密に集結
し、互いに接触して導電性を増す。したがって、焼きし
め後、コンタクトホール１３中の感光性高分子塗布膜１
４は高い導電性を示し、配線材料として充分有効とな
る。
【００２８】図１（ｃ）の工程後、図１（ｄ）に示すよ
うに、配線膜１５を形成することにより、アスペクト比
が３であるコンタクトホール１３において、良好な段差
被覆性を持つ配線膜形成が可能である。
うに、配線膜１５を形成することにより、アスペクト比
が３であるコンタクトホール１３において、良好な段差
被覆性を持つ配線膜形成が可能である。
【００２９】上述した実施例１では、図１（ａ）から
（ｄ）までの工程処理を一度しか行っていないが、該工
程処理を数回繰り返すことにより、本実施例１で示した
コンタクトホール１３よりもさらに高いアスペクト比を
持つコンタクトホールまたはビアホールにおいても、容
易に良好な段差被覆性を持つ配線膜形成が可能である。
（ｄ）までの工程処理を一度しか行っていないが、該工
程処理を数回繰り返すことにより、本実施例１で示した
コンタクトホール１３よりもさらに高いアスペクト比を
持つコンタクトホールまたはビアホールにおいても、容
易に良好な段差被覆性を持つ配線膜形成が可能である。
【００３０】実施例２ まず、図２（ａ）に示すように、半導体基板２１上に絶
縁膜２２を形成し、該絶縁膜２２にコンタクトホール２
３（開口径０．５μｍ、深さ１．５μｍ、アスペクト比
３）を形成する。その後、コンタクトホール２３部分を
含む絶縁膜２２上の全面に金属微粉末含有高分子塗布膜
２４を塗布する。
縁膜２２を形成し、該絶縁膜２２にコンタクトホール２
３（開口径０．５μｍ、深さ１．５μｍ、アスペクト比
３）を形成する。その後、コンタクトホール２３部分を
含む絶縁膜２２上の全面に金属微粉末含有高分子塗布膜
２４を塗布する。
【００３１】ここで、金属微粉末としては、タングステ
ン（Ｗ）の微粉末を用いた。タングステン（Ｗ）微粉末
の粒径は、３００〜２，０００オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したタングステン（Ｗ）微粉末を５〜８０
％の容積比で含有させ、それを絶縁膜２２上に塗布し、
プレベーキング（温度８０℃、５０分）を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜２４を
形成した。この塗布膜２４の膜厚は約１μｍとした。
ン（Ｗ）の微粉末を用いた。タングステン（Ｗ）微粉末
の粒径は、３００〜２，０００オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したタングステン（Ｗ）微粉末を５〜８０
％の容積比で含有させ、それを絶縁膜２２上に塗布し、
プレベーキング（温度８０℃、５０分）を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜２４を
形成した。この塗布膜２４の膜厚は約１μｍとした。
【００３２】次に、図２（ｂ）に示すように、上述した
塗布膜２４を、絶縁膜２２の表面が現れるまでエッチバ
ックし、コンタクトホール２３部分のみに残す。
塗布膜２４を、絶縁膜２２の表面が現れるまでエッチバ
ックし、コンタクトホール２３部分のみに残す。
【００３３】図２（ｂ）に示した状態にある試料を、水
素中で１５０℃、２５０℃、３５０℃および４５０℃各
１時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜２４は収縮し、膜厚は約５０
％減少する。
素中で１５０℃、２５０℃、３５０℃および４５０℃各
１時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜２４は収縮し、膜厚は約５０
％減少する。
【００３４】この結果、図２（ｃ）に示すように、コン
タクトホール２３を半分埋め込んだ状態になる。なお、
上記ベーキングにより、感光性高分子塗布膜２４中に含
有する金属微粉末は密に集結し、互いに接触して導電性
を増す。したがって、焼きしめ後、コンタクトホール２
３中の感光性高分子塗布膜２４は高い導電性を示し、配
線材料として充分有効となる。
タクトホール２３を半分埋め込んだ状態になる。なお、
上記ベーキングにより、感光性高分子塗布膜２４中に含
有する金属微粉末は密に集結し、互いに接触して導電性
を増す。したがって、焼きしめ後、コンタクトホール２
３中の感光性高分子塗布膜２４は高い導電性を示し、配
線材料として充分有効となる。
【００３５】これにより、コンタクトホール２３内部に
おいて、露出していたシリコン基板表面が導電性を有す
る塗布膜２４によって覆われたことになる。
おいて、露出していたシリコン基板表面が導電性を有す
る塗布膜２４によって覆われたことになる。
【００３６】次に、図２（ｄ）に示すように、タングス
テン（Ｗ）２５の選択成長を六フッ化タングステン（Ｗ
Ｆ6 ）とシラン（ＳｉＨ2 ）のガスを用いたＣＶＤ法で
行うことにより、コンタクトホール２３内部に、シリコ
ン基板を浸食することなく、高融点金属のタングステン
（Ｗ）２５を選択成長させることが可能である。
テン（Ｗ）２５の選択成長を六フッ化タングステン（Ｗ
Ｆ6 ）とシラン（ＳｉＨ2 ）のガスを用いたＣＶＤ法で
行うことにより、コンタクトホール２３内部に、シリコ
ン基板を浸食することなく、高融点金属のタングステン
（Ｗ）２５を選択成長させることが可能である。
【００３７】上述した実施例１および２では、金属微粉
末含有高分子塗布膜中の金属微粉末としてＡｌ−１％Ｓ
ｉ合金の微粉末およびタングステン（Ｗ）の微粉末を用
い、感光性高分子材料として感光性ポリイミドを用いた
が、金属微粉末としては、例えば、アルミニウムおよび
タングステンの他にモリブデン、チタン、銅、白金、
金、銀およびこれらのシリサイド化合物等、配線材料と
なり得る金属材料であれば全て使用可能であり、また、
感光性高分子材料としては、ノボラック系樹脂に感光剤
を添加したポジ型レジスト等を用いることも可能であ
る。
末含有高分子塗布膜中の金属微粉末としてＡｌ−１％Ｓ
ｉ合金の微粉末およびタングステン（Ｗ）の微粉末を用
い、感光性高分子材料として感光性ポリイミドを用いた
が、金属微粉末としては、例えば、アルミニウムおよび
タングステンの他にモリブデン、チタン、銅、白金、
金、銀およびこれらのシリサイド化合物等、配線材料と
なり得る金属材料であれば全て使用可能であり、また、
感光性高分子材料としては、ノボラック系樹脂に感光剤
を添加したポジ型レジスト等を用いることも可能であ
る。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
金属微粉末を含有した感光性高分子塗布膜で、コンタク
トホールおよびビアホールのアスペクト比を緩和するこ
とができ、信頼性の高い多層配線を形成することが可能
であり、また、高融点金属の選択成長に用いた場合に
は、シリコン基板を浸食することなく高融点金属を選択
成長させることができるため、基板の浅い拡散層を破壊
せず良好な電気的特性を保った半導体装置を製造するこ
とができる。
金属微粉末を含有した感光性高分子塗布膜で、コンタク
トホールおよびビアホールのアスペクト比を緩和するこ
とができ、信頼性の高い多層配線を形成することが可能
であり、また、高融点金属の選択成長に用いた場合に
は、シリコン基板を浸食することなく高融点金属を選択
成長させることができるため、基板の浅い拡散層を破壊
せず良好な電気的特性を保った半導体装置を製造するこ
とができる。
【図１】 実施例１を説明するための工程断面図であ
る。
る。
【図２】 実施例２を説明するための工程断面図であ
る。
る。
１１…半導体基板、 １２…絶縁膜、 １３…コンタクトホール、 １４…金属微粉末含有感光性高分子塗布膜、 １５…配線膜、 ２１…シリコン基板、 ２２…絶縁膜、 ２３…コンタクトホール、 ２４…金属微粉末含有感光性高分子塗布膜、 ２５…タングステン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ａ 7353−4Ｍ
Claims (3)
- 【請求項１】 コンタクトホールまたはビアホールを含
む絶縁膜上の全面に金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
める工程とを具備することを特徴とする半導体装置の製
造方法。 - 【請求項２】 コンタクトホールまたはビアホールを含
む絶縁膜上の全面に金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
めることにより、該感光性高分子塗布膜をコンタクトホ
ールまたはビアホールのアスペクト比緩和材とする工程
と、 前記コンタクトホール部またはビアホール部を含む絶縁
膜上に配線膜を形成する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項３】 シリコン基板上に絶縁膜を形成する工程
と、 該絶縁膜の少なくとも一部をシリコン基板が露出するま
でエッチングしてコンタクトホールを形成する工程と、 該コンタクトホールを含む該絶縁膜上の全面に、金属微
粉末を含有した感光性高分子塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
める工程と、 該コンタクトホール内に金属薄膜を選択的に成長させる
工程とを具備することを特徴とする半導体装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-250923 | 1991-09-30 | ||
| JP25092391 | 1991-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152243A true JPH05152243A (ja) | 1993-06-18 |
Family
ID=17215037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30883691A Withdrawn JPH05152243A (ja) | 1991-09-30 | 1991-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002052627A1 (fr) * | 2000-12-22 | 2002-07-04 | Seiko Epson Corporation | Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux |
| KR100377163B1 (ko) * | 2000-12-18 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성 방법 |
-
1991
- 1991-11-25 JP JP30883691A patent/JPH05152243A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377163B1 (ko) * | 2000-12-18 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성 방법 |
| WO2002052627A1 (fr) * | 2000-12-22 | 2002-07-04 | Seiko Epson Corporation | Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255212B1 (en) | Method of making a void-free aluminum film | |
| US5420072A (en) | Method for forming a conductive interconnect in an integrated circuit | |
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| US5804501A (en) | Method for forming a wiring metal layer in a semiconductor device | |
| JPS637464B2 (ja) | ||
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH08204013A (ja) | 半導体装置の配線形成方法 | |
| EP0587400A2 (en) | Manufacture of interconnections in semiconductor devices | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| JP2765967B2 (ja) | 半導体素子 | |
| JPH05152243A (ja) | 半導体装置の製造方法 | |
| JPS61237452A (ja) | 半導体集積回路の多層配線の製造方法 | |
| EP0275299A1 (en) | Semiconductor devices having improved metallization | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPH0272629A (ja) | 半導体装置の製造方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JPS62219945A (ja) | 半導体装置の製造方法 | |
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPH04247625A (ja) | 配線形成方法 | |
| JP2998444B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2764933B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |