JPH05152243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05152243A JPH05152243A JP30883691A JP30883691A JPH05152243A JP H05152243 A JPH05152243 A JP H05152243A JP 30883691 A JP30883691 A JP 30883691A JP 30883691 A JP30883691 A JP 30883691A JP H05152243 A JPH05152243 A JP H05152243A
- Authority
- JP
- Japan
- Prior art keywords
- polymer coating
- photosensitive polymer
- coating film
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アスペクト比が高いコンタクトホール等にお
いて、良好な断差被覆性および埋め込みが可能な多層配
線を形成することができ、また、シリコン基板の浸食を
発生させることなく、高融点金属をコンタクトホール等
により露出させたシリコン表面のみに成長させることが
できる半導体装置の製造方法を提供することである。 【構成】 コンタクトホール13等を含む絶縁膜12上
の全面に、金属微粉末を含有した感光性高分子塗布膜1
4を形成する工程と、該感光性高分子塗布膜14を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程とを具備
し、その後、配線膜を形成するか、または、高融点金属
を選択成長させる工程を行うことを特徴とする半導体装
置の製造方法。
いて、良好な断差被覆性および埋め込みが可能な多層配
線を形成することができ、また、シリコン基板の浸食を
発生させることなく、高融点金属をコンタクトホール等
により露出させたシリコン表面のみに成長させることが
できる半導体装置の製造方法を提供することである。 【構成】 コンタクトホール13等を含む絶縁膜12上
の全面に、金属微粉末を含有した感光性高分子塗布膜1
4を形成する工程と、該感光性高分子塗布膜14を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程とを具備
し、その後、配線膜を形成するか、または、高融点金属
を選択成長させる工程を行うことを特徴とする半導体装
置の製造方法。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【0002】
【従来の技術】近年、半導体装置の高密度化により、半
導体装置は多層配線構造が要求され、しかも配線幅はサ
ブミクロンやハーフミクロンのサイズが要求されてい
る。
導体装置は多層配線構造が要求され、しかも配線幅はサ
ブミクロンやハーフミクロンのサイズが要求されてい
る。
【0003】これにともない、基板内に作り込まれたト
ランジスタと配線を結ぶコンタクトホールや多層配線構
造における配線間を結ぶビアホールのアスペクト比(コ
ンタクトホールの深さ対径の比)が非常に大きくなり、
上述したコンタクトホールおよびビアホールの埋め込み
不良による配線の信頼性低下が問題となる。
ランジスタと配線を結ぶコンタクトホールや多層配線構
造における配線間を結ぶビアホールのアスペクト比(コ
ンタクトホールの深さ対径の比)が非常に大きくなり、
上述したコンタクトホールおよびビアホールの埋め込み
不良による配線の信頼性低下が問題となる。
【0004】コンタクトホールおよびビアホールの埋め
込みを行う従来の方法としては、月刊セミコンダクタワ
ールド1987年3月号第69〜73頁に記載されてい
る(1) バイアススパッタ法によるアルミニウム(Al)
薄膜の形成、(2) 化学的気相成長(以下、CVDとい
う)法によるアルミニウム(Al)薄膜の形成、(3) パ
ルスレーザによるアルミニウム(Al)の瞬時溶融法、
(4) タングステン(W)の選択成長法、(5) アルミニウ
ム(Al)の選択成長法等がある。
込みを行う従来の方法としては、月刊セミコンダクタワ
ールド1987年3月号第69〜73頁に記載されてい
る(1) バイアススパッタ法によるアルミニウム(Al)
薄膜の形成、(2) 化学的気相成長(以下、CVDとい
う)法によるアルミニウム(Al)薄膜の形成、(3) パ
ルスレーザによるアルミニウム(Al)の瞬時溶融法、
(4) タングステン(W)の選択成長法、(5) アルミニウ
ム(Al)の選択成長法等がある。
【0005】しかしながら、これらの方法を使用して、
良好な断差被覆性および埋め込みが可能なコンタクトホ
ールおよびビアホールのアスペクト比には限界があり、
せいぜい2程度であるという問題があった。
良好な断差被覆性および埋め込みが可能なコンタクトホ
ールおよびビアホールのアスペクト比には限界があり、
せいぜい2程度であるという問題があった。
【0006】また、上述の(4) 、(5) のタングステンや
アルミニウムの選択成長法は、シリコン基板上の層間絶
縁膜に基板のシリコン表面が露出するように開孔された
基板と配線を結ぶためのコンタクトホールやスルーホー
ルを金属配線材料で選択的に埋め込んだ後、配線を形成
する方法で、金属配線材料を選択的成長させるためには
CVD法が一般に使用されている。このCVD法を用い
てコンタクトホールやスルーホールへ金属配線材料を埋
め込む場合、その金属配線材料には、タングステン
(W)やアルミニウム(Al)の他に、モリブデン(M
o)、チタン(Ti)およびタンタル(Ta)等の高融
点金属が用いられている。
アルミニウムの選択成長法は、シリコン基板上の層間絶
縁膜に基板のシリコン表面が露出するように開孔された
基板と配線を結ぶためのコンタクトホールやスルーホー
ルを金属配線材料で選択的に埋め込んだ後、配線を形成
する方法で、金属配線材料を選択的成長させるためには
CVD法が一般に使用されている。このCVD法を用い
てコンタクトホールやスルーホールへ金属配線材料を埋
め込む場合、その金属配線材料には、タングステン
(W)やアルミニウム(Al)の他に、モリブデン(M
o)、チタン(Ti)およびタンタル(Ta)等の高融
点金属が用いられている。
【0007】CVD法による高融点金属の選択成長に
は、高融点金属のハロゲン化物と、還元剤として水素
(H)またはシラン(SiH4 )を用いる方法が一般的
である。例えば、タングステンを、還元剤としてシラン
を用いて選択成長させる場合には、以下のような反応式
で表すことができる。
は、高融点金属のハロゲン化物と、還元剤として水素
(H)またはシラン(SiH4 )を用いる方法が一般的
である。例えば、タングステンを、還元剤としてシラン
を用いて選択成長させる場合には、以下のような反応式
で表すことができる。
【0008】
【化1】
【0009】(1)式で表される反応の方が、(2)式
で表される反応より反応速度が速いため、選択成長開始
直後、シリコン表面では、(1)式で表される化学反応
によってタングステンが成長する。(1)式で表される
化学反応によって、ある程度タングステンが堆積し、露
出しているシリコン表面を覆ってしまうと、その後は
(2)式で表される化学反応によってタングステンが成
長する。
で表される反応より反応速度が速いため、選択成長開始
直後、シリコン表面では、(1)式で表される化学反応
によってタングステンが成長する。(1)式で表される
化学反応によって、ある程度タングステンが堆積し、露
出しているシリコン表面を覆ってしまうと、その後は
(2)式で表される化学反応によってタングステンが成
長する。
【0010】上述した化学式の中で、(1)式の右辺に
表されている生成物SiF4 は、シリコン(Si)基板
の侵食(食われ)を表しており、これは、浅い拡散層に
対してはP/N接合の破壊を誘発するなど、半導体装置
の電気的特性を劣化させる原因となっている。
表されている生成物SiF4 は、シリコン(Si)基板
の侵食(食われ)を表しており、これは、浅い拡散層に
対してはP/N接合の破壊を誘発するなど、半導体装置
の電気的特性を劣化させる原因となっている。
【0011】このシリコン基板の浸食を防止する対策と
して、シラン濃度を高くする方法があるが、シラン濃度
が高くなるとコンタクトホール等により露出したシリコ
ン表面だけでなく、層間絶縁膜上等、基板全面に高融点
金属が成長してしまい、選択性が悪く、また、高融点金
属単体の成長ではなくシリサイドが成長してしまう。
して、シラン濃度を高くする方法があるが、シラン濃度
が高くなるとコンタクトホール等により露出したシリコ
ン表面だけでなく、層間絶縁膜上等、基板全面に高融点
金属が成長してしまい、選択性が悪く、また、高融点金
属単体の成長ではなくシリサイドが成長してしまう。
【0012】そこで、選択性を上げシリコン表面のみに
高融点金属を成長させるためには、シラン濃度を薄くす
る必要があるが、シラン濃度を薄くすると、選択性が良
くなる反面、シリコン基板の浸食を防止することができ
ないため、上述のごとく、その後に、配線を形成しても
良好なコンタクト特性を得ることができないなどの問題
がある。
高融点金属を成長させるためには、シラン濃度を薄くす
る必要があるが、シラン濃度を薄くすると、選択性が良
くなる反面、シリコン基板の浸食を防止することができ
ないため、上述のごとく、その後に、配線を形成しても
良好なコンタクト特性を得ることができないなどの問題
がある。
【0013】
【発明が解決しようとする課題】そこで、本発明の目的
は、アスペクト比が2以上のコンタクトホールおよびビ
アホールにおいて、良好な断差被覆性および埋め込みが
可能な多層配線を形成することのできる半導体装置の製
造方法を提供することである。
は、アスペクト比が2以上のコンタクトホールおよびビ
アホールにおいて、良好な断差被覆性および埋め込みが
可能な多層配線を形成することのできる半導体装置の製
造方法を提供することである。
【0014】また、本発明の他の目的は、高融点金属の
選択成長において、シリコン基板の浸食を発生させるこ
となく、高融点金属をコンタクトホール等により露出さ
せたシリコン表面のみに成長させることができる半導体
装置の製造方法を提供することである。
選択成長において、シリコン基板の浸食を発生させるこ
となく、高融点金属をコンタクトホール等により露出さ
せたシリコン表面のみに成長させることができる半導体
装置の製造方法を提供することである。
【0015】
【課題を解決するための手段】上記諸目的は、コンタク
トホールまたはビアホールを含む絶縁膜上の全面に、金
属微粉末を含有した感光性高分子塗布膜を形成する工程
と、該感光性高分子塗布膜を絶縁膜表面までエッチバッ
クする工程と、熱処理を行って、前記残存感光性高分子
塗布膜を焼きしめる工程とを具備することを特徴とする
半導体装置の製造方法によって達成される。
トホールまたはビアホールを含む絶縁膜上の全面に、金
属微粉末を含有した感光性高分子塗布膜を形成する工程
と、該感光性高分子塗布膜を絶縁膜表面までエッチバッ
クする工程と、熱処理を行って、前記残存感光性高分子
塗布膜を焼きしめる工程とを具備することを特徴とする
半導体装置の製造方法によって達成される。
【0016】また、上記諸目的は、コンタクトホールま
たはビアホールを含む絶縁膜上の全面に、金属微粉末を
含有した感光性高分子塗布膜を形成する工程と、該感光
性高分子塗布膜を絶縁膜表面までエッチバックする工程
と、熱処理を行って、前記残存感光性高分子塗布膜を焼
きしめることにより、該感光性高分子塗布膜をコンタク
トホールまたはビアホールのアスペクト比緩和材とする
工程と、前記コンタクトホール部またはビアホール部を
含む絶縁膜上に配線膜を形成する工程とを具備すること
を特徴とする半導体装置の製造方法によって達成され
る。
たはビアホールを含む絶縁膜上の全面に、金属微粉末を
含有した感光性高分子塗布膜を形成する工程と、該感光
性高分子塗布膜を絶縁膜表面までエッチバックする工程
と、熱処理を行って、前記残存感光性高分子塗布膜を焼
きしめることにより、該感光性高分子塗布膜をコンタク
トホールまたはビアホールのアスペクト比緩和材とする
工程と、前記コンタクトホール部またはビアホール部を
含む絶縁膜上に配線膜を形成する工程とを具備すること
を特徴とする半導体装置の製造方法によって達成され
る。
【0017】さらに、上記諸目的は、シリコン基板上に
絶縁膜を形成する工程と、該絶縁膜の少なくとも一部を
シリコン基板が露出するまでエッチングしてコンタクト
ホールを形成する工程と、該コンタクトホールを含む該
絶縁膜上の全面に、金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、該感光性高分子塗布膜を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程と、該コ
ンタクトホール内に金属薄膜を選択的に成長させる工程
とを具備することを特徴とする半導体装置の製造方法に
よって達成される。
絶縁膜を形成する工程と、該絶縁膜の少なくとも一部を
シリコン基板が露出するまでエッチングしてコンタクト
ホールを形成する工程と、該コンタクトホールを含む該
絶縁膜上の全面に、金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、該感光性高分子塗布膜を絶縁
膜表面までエッチバックする工程と、熱処理を行って、
前記残存感光性高分子塗布膜を焼きしめる工程と、該コ
ンタクトホール内に金属薄膜を選択的に成長させる工程
とを具備することを特徴とする半導体装置の製造方法に
よって達成される。
【0018】
【作用】本発明によるコンタクトホール部またはビアホ
ール部に塗布された金属微粉末含有感光性高分子塗布膜
を熱処理することにより焼きしめると、該塗布膜は収縮
して、コンタクトホール下部に堆積する。これによりコ
ンタクトホールまたはビアホールのアスペクト比が緩和
される。
ール部に塗布された金属微粉末含有感光性高分子塗布膜
を熱処理することにより焼きしめると、該塗布膜は収縮
して、コンタクトホール下部に堆積する。これによりコ
ンタクトホールまたはビアホールのアスペクト比が緩和
される。
【0019】また、本発明を高融点金属の選択成長に用
いた場合には、シリコン基板を浸蝕することなく、高融
点金属をコンタクトホール内のみに選択的に成長させる
ことができる。
いた場合には、シリコン基板を浸蝕することなく、高融
点金属をコンタクトホール内のみに選択的に成長させる
ことができる。
【0020】なお、金属微粉末含有感光性高分子塗布膜
は、焼きしめられることにより、膜中に含有する金属微
粉末は密に集結し、互いに接触し合って導電性を増す。
したがって、焼きしめ後、コンタクトホールおよびビア
ホールの感光性高分子塗布膜は高い導電性を示し、配線
材料として充分有効となる。
は、焼きしめられることにより、膜中に含有する金属微
粉末は密に集結し、互いに接触し合って導電性を増す。
したがって、焼きしめ後、コンタクトホールおよびビア
ホールの感光性高分子塗布膜は高い導電性を示し、配線
材料として充分有効となる。
【0021】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【0022】実施例1 まず、図1(a)に示すように、半導体基板11上に絶
縁膜12を形成し、該絶縁膜12にコンタクトホール1
3(開口径0.5μm、深さ1.5μm、アスペクト比
3)を形成する。その後、コンタクトホール13部分を
含む絶縁膜12上の全面に金属微粉末含有高分子塗布膜
14を塗布する。
縁膜12を形成し、該絶縁膜12にコンタクトホール1
3(開口径0.5μm、深さ1.5μm、アスペクト比
3)を形成する。その後、コンタクトホール13部分を
含む絶縁膜12上の全面に金属微粉末含有高分子塗布膜
14を塗布する。
【0023】ここで、金属微粉末としては、Al−1%
Si合金の微粉末を用いた。Al−1%Si合金微粉末
の粒径は、300〜1,000オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したAl−1%Si合金微粉末を5〜80
%の容積比で含有させ、それを絶縁膜12上に塗布し、
プレベーキング(温度80℃、50分)を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜14を
形成した。この塗布膜14の膜厚は0.8μmとした。
Si合金の微粉末を用いた。Al−1%Si合金微粉末
の粒径は、300〜1,000オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したAl−1%Si合金微粉末を5〜80
%の容積比で含有させ、それを絶縁膜12上に塗布し、
プレベーキング(温度80℃、50分)を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜14を
形成した。この塗布膜14の膜厚は0.8μmとした。
【0024】次に、図1(b)に示すように、上述した
塗布膜14を、絶縁膜12の表面が現れるまでエッチバ
ックし、コンタクトホール13部分のみに残す。
塗布膜14を、絶縁膜12の表面が現れるまでエッチバ
ックし、コンタクトホール13部分のみに残す。
【0025】図1(b)に示した状態にある試料を、水
素中で150℃、250℃、350℃および450℃各
1時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜14は収縮し、膜厚は約50
%減少する。
素中で150℃、250℃、350℃および450℃各
1時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜14は収縮し、膜厚は約50
%減少する。
【0026】この結果、図1(c)に示すように、コン
タクトホール13を半分埋め込んだ状態になる。これに
より、コンタクトホール13の実質的な深さは、1.5
μmから0.75μmに浅くなり、アスペクト比も3か
ら1.5へと低くなる。
タクトホール13を半分埋め込んだ状態になる。これに
より、コンタクトホール13の実質的な深さは、1.5
μmから0.75μmに浅くなり、アスペクト比も3か
ら1.5へと低くなる。
【0027】なお、上述したべーキングにより、感光性
高分子塗布膜14中に含有する金属微粉末は密に集結
し、互いに接触して導電性を増す。したがって、焼きし
め後、コンタクトホール13中の感光性高分子塗布膜1
4は高い導電性を示し、配線材料として充分有効とな
る。
高分子塗布膜14中に含有する金属微粉末は密に集結
し、互いに接触して導電性を増す。したがって、焼きし
め後、コンタクトホール13中の感光性高分子塗布膜1
4は高い導電性を示し、配線材料として充分有効とな
る。
【0028】図1(c)の工程後、図1(d)に示すよ
うに、配線膜15を形成することにより、アスペクト比
が3であるコンタクトホール13において、良好な段差
被覆性を持つ配線膜形成が可能である。
うに、配線膜15を形成することにより、アスペクト比
が3であるコンタクトホール13において、良好な段差
被覆性を持つ配線膜形成が可能である。
【0029】上述した実施例1では、図1(a)から
(d)までの工程処理を一度しか行っていないが、該工
程処理を数回繰り返すことにより、本実施例1で示した
コンタクトホール13よりもさらに高いアスペクト比を
持つコンタクトホールまたはビアホールにおいても、容
易に良好な段差被覆性を持つ配線膜形成が可能である。
(d)までの工程処理を一度しか行っていないが、該工
程処理を数回繰り返すことにより、本実施例1で示した
コンタクトホール13よりもさらに高いアスペクト比を
持つコンタクトホールまたはビアホールにおいても、容
易に良好な段差被覆性を持つ配線膜形成が可能である。
【0030】実施例2 まず、図2(a)に示すように、半導体基板21上に絶
縁膜22を形成し、該絶縁膜22にコンタクトホール2
3(開口径0.5μm、深さ1.5μm、アスペクト比
3)を形成する。その後、コンタクトホール23部分を
含む絶縁膜22上の全面に金属微粉末含有高分子塗布膜
24を塗布する。
縁膜22を形成し、該絶縁膜22にコンタクトホール2
3(開口径0.5μm、深さ1.5μm、アスペクト比
3)を形成する。その後、コンタクトホール23部分を
含む絶縁膜22上の全面に金属微粉末含有高分子塗布膜
24を塗布する。
【0031】ここで、金属微粉末としては、タングステ
ン(W)の微粉末を用いた。タングステン(W)微粉末
の粒径は、300〜2,000オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したタングステン(W)微粉末を5〜80
%の容積比で含有させ、それを絶縁膜22上に塗布し、
プレベーキング(温度80℃、50分)を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜24を
形成した。この塗布膜24の膜厚は約1μmとした。
ン(W)の微粉末を用いた。タングステン(W)微粉末
の粒径は、300〜2,000オングストロームに分布
するものを用いた。また、感光性高分子材料としては、
感光性ポリイミドを用いた。この感光性ポリイミドの溶
液中に、上述したタングステン(W)微粉末を5〜80
%の容積比で含有させ、それを絶縁膜22上に塗布し、
プレベーキング(温度80℃、50分)を行うことによ
り、上述した金属微粉末含有感光性高分子塗布膜24を
形成した。この塗布膜24の膜厚は約1μmとした。
【0032】次に、図2(b)に示すように、上述した
塗布膜24を、絶縁膜22の表面が現れるまでエッチバ
ックし、コンタクトホール23部分のみに残す。
塗布膜24を、絶縁膜22の表面が現れるまでエッチバ
ックし、コンタクトホール23部分のみに残す。
【0033】図2(b)に示した状態にある試料を、水
素中で150℃、250℃、350℃および450℃各
1時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜24は収縮し、膜厚は約50
%減少する。
素中で150℃、250℃、350℃および450℃各
1時間のベーキングを行い焼きしめる。このベーキング
により感光性高分子塗布膜24は収縮し、膜厚は約50
%減少する。
【0034】この結果、図2(c)に示すように、コン
タクトホール23を半分埋め込んだ状態になる。なお、
上記ベーキングにより、感光性高分子塗布膜24中に含
有する金属微粉末は密に集結し、互いに接触して導電性
を増す。したがって、焼きしめ後、コンタクトホール2
3中の感光性高分子塗布膜24は高い導電性を示し、配
線材料として充分有効となる。
タクトホール23を半分埋め込んだ状態になる。なお、
上記ベーキングにより、感光性高分子塗布膜24中に含
有する金属微粉末は密に集結し、互いに接触して導電性
を増す。したがって、焼きしめ後、コンタクトホール2
3中の感光性高分子塗布膜24は高い導電性を示し、配
線材料として充分有効となる。
【0035】これにより、コンタクトホール23内部に
おいて、露出していたシリコン基板表面が導電性を有す
る塗布膜24によって覆われたことになる。
おいて、露出していたシリコン基板表面が導電性を有す
る塗布膜24によって覆われたことになる。
【0036】次に、図2(d)に示すように、タングス
テン(W)25の選択成長を六フッ化タングステン(W
F6 )とシラン(SiH2 )のガスを用いたCVD法で
行うことにより、コンタクトホール23内部に、シリコ
ン基板を浸食することなく、高融点金属のタングステン
(W)25を選択成長させることが可能である。
テン(W)25の選択成長を六フッ化タングステン(W
F6 )とシラン(SiH2 )のガスを用いたCVD法で
行うことにより、コンタクトホール23内部に、シリコ
ン基板を浸食することなく、高融点金属のタングステン
(W)25を選択成長させることが可能である。
【0037】上述した実施例1および2では、金属微粉
末含有高分子塗布膜中の金属微粉末としてAl−1%S
i合金の微粉末およびタングステン(W)の微粉末を用
い、感光性高分子材料として感光性ポリイミドを用いた
が、金属微粉末としては、例えば、アルミニウムおよび
タングステンの他にモリブデン、チタン、銅、白金、
金、銀およびこれらのシリサイド化合物等、配線材料と
なり得る金属材料であれば全て使用可能であり、また、
感光性高分子材料としては、ノボラック系樹脂に感光剤
を添加したポジ型レジスト等を用いることも可能であ
る。
末含有高分子塗布膜中の金属微粉末としてAl−1%S
i合金の微粉末およびタングステン(W)の微粉末を用
い、感光性高分子材料として感光性ポリイミドを用いた
が、金属微粉末としては、例えば、アルミニウムおよび
タングステンの他にモリブデン、チタン、銅、白金、
金、銀およびこれらのシリサイド化合物等、配線材料と
なり得る金属材料であれば全て使用可能であり、また、
感光性高分子材料としては、ノボラック系樹脂に感光剤
を添加したポジ型レジスト等を用いることも可能であ
る。
【0038】
【発明の効果】以上説明したように、本発明によれば、
金属微粉末を含有した感光性高分子塗布膜で、コンタク
トホールおよびビアホールのアスペクト比を緩和するこ
とができ、信頼性の高い多層配線を形成することが可能
であり、また、高融点金属の選択成長に用いた場合に
は、シリコン基板を浸食することなく高融点金属を選択
成長させることができるため、基板の浅い拡散層を破壊
せず良好な電気的特性を保った半導体装置を製造するこ
とができる。
金属微粉末を含有した感光性高分子塗布膜で、コンタク
トホールおよびビアホールのアスペクト比を緩和するこ
とができ、信頼性の高い多層配線を形成することが可能
であり、また、高融点金属の選択成長に用いた場合に
は、シリコン基板を浸食することなく高融点金属を選択
成長させることができるため、基板の浅い拡散層を破壊
せず良好な電気的特性を保った半導体装置を製造するこ
とができる。
【図1】 実施例1を説明するための工程断面図であ
る。
る。
【図2】 実施例2を説明するための工程断面図であ
る。
る。
11…半導体基板、 12…絶縁膜、 13…コンタクトホール、 14…金属微粉末含有感光性高分子塗布膜、 15…配線膜、 21…シリコン基板、 22…絶縁膜、 23…コンタクトホール、 24…金属微粉末含有感光性高分子塗布膜、 25…タングステン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 A 7353−4M
Claims (3)
- 【請求項1】 コンタクトホールまたはビアホールを含
む絶縁膜上の全面に金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
める工程とを具備することを特徴とする半導体装置の製
造方法。 - 【請求項2】 コンタクトホールまたはビアホールを含
む絶縁膜上の全面に金属微粉末を含有した感光性高分子
塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
めることにより、該感光性高分子塗布膜をコンタクトホ
ールまたはビアホールのアスペクト比緩和材とする工程
と、 前記コンタクトホール部またはビアホール部を含む絶縁
膜上に配線膜を形成する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項3】 シリコン基板上に絶縁膜を形成する工程
と、 該絶縁膜の少なくとも一部をシリコン基板が露出するま
でエッチングしてコンタクトホールを形成する工程と、 該コンタクトホールを含む該絶縁膜上の全面に、金属微
粉末を含有した感光性高分子塗布膜を形成する工程と、 該感光性高分子塗布膜を絶縁膜表面までエッチバックす
る工程と、 熱処理を行って、前記残存感光性高分子塗布膜を焼きし
める工程と、 該コンタクトホール内に金属薄膜を選択的に成長させる
工程とを具備することを特徴とする半導体装置の製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-250923 | 1991-09-30 | ||
JP25092391 | 1991-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05152243A true JPH05152243A (ja) | 1993-06-18 |
Family
ID=17215037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30883691A Withdrawn JPH05152243A (ja) | 1991-09-30 | 1991-11-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05152243A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002052627A1 (fr) * | 2000-12-22 | 2002-07-04 | Seiko Epson Corporation | Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux |
KR100377163B1 (ko) * | 2000-12-18 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성 방법 |
-
1991
- 1991-11-25 JP JP30883691A patent/JPH05152243A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100377163B1 (ko) * | 2000-12-18 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 폴리실리콘 플러그 형성 방법 |
WO2002052627A1 (fr) * | 2000-12-22 | 2002-07-04 | Seiko Epson Corporation | Procede de formation de motif, dispositif a semi-conducteur, circuit electrique, module d'element d'affichage et element lumineux |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255212B1 (en) | Method of making a void-free aluminum film | |
US5420072A (en) | Method for forming a conductive interconnect in an integrated circuit | |
JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
US5804501A (en) | Method for forming a wiring metal layer in a semiconductor device | |
JPS637464B2 (ja) | ||
KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
JPH08204013A (ja) | 半導体装置の配線形成方法 | |
EP0587400A2 (en) | Manufacture of interconnections in semiconductor devices | |
JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
JP2004000006U6 (ja) | 半導体装置 | |
JP2591450B2 (ja) | 半導体装置の製造方法 | |
JP2765967B2 (ja) | 半導体素子 | |
JPH05152243A (ja) | 半導体装置の製造方法 | |
JPS61237452A (ja) | 半導体集積回路の多層配線の製造方法 | |
EP0275299A1 (en) | Semiconductor devices having improved metallization | |
JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
JPH01270333A (ja) | 半導体装置の製造方法 | |
JPH0272629A (ja) | 半導体装置の製造方法 | |
JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
JPS62219945A (ja) | 半導体装置の製造方法 | |
JPS60157237A (ja) | 半導体装置の製造方法 | |
JPH0425159A (ja) | 電極配線の形成方法 | |
JPH04247625A (ja) | 配線形成方法 | |
JP2998444B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2764933B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |